git-svn-id: https://chibios.svn.sourceforge.net/svnroot/chibios/trunk@5116 35acf78f...
authorgdisirio <gdisirio@35acf78f-673a-0410-8e92-d51de3d6d3f4>
Tue, 5 Feb 2013 15:21:45 +0000 (15:21 +0000)
committergdisirio <gdisirio@35acf78f-673a-0410-8e92-d51de3d6d3f4>
Tue, 5 Feb 2013 15:21:45 +0000 (15:21 +0000)
os/hal/platforms/SPC56ELxx/xpc5643l.h [new file with mode: 0644]
os/ports/GCC/PPC/SPC56ELxx/hwconf.s
os/ports/GCC/PPC/SPC56ELxx/ld/SPC56EL54_LSM.ld
os/ports/GCC/PPC/SPC56ELxx/ld/SPC56EL60_LSM.ld
os/ports/GCC/PPC/SPC56ELxx/ld/SPC56EL70_LSM.ld

diff --git a/os/hal/platforms/SPC56ELxx/xpc5643l.h b/os/hal/platforms/SPC56ELxx/xpc5643l.h
new file mode 100644 (file)
index 0000000..5d9dfef
--- /dev/null
@@ -0,0 +1,20796 @@
+/****************************************************************************\\r
+ * PROJECT     : MPC5643L\r
+ * FILE        : mpc5643l.h\r
+ * \r
+ * DESCRIPTION : This is the header file describing the register\r
+ *               set for the named projects. \r
+ * \r
+ * COPYRIGHT   : (c) 2009, Freescale Semiconductor & ST Microelectronics \r
+ * \r
+ * VERSION     : 1.01\r
+ * DATE        : Thu Oct  8 13:53:51 CEST 2009\r
+ * AUTHOR      : generated from IP-XACT database\r
+ * HISTORY     : Preliminary release.\r
+\****************************************************************************/\r
+\r
+/*   >>>>  NOTE! this file is auto-generated please do not edit it!  <<<<   */\r
+\r
+/****************************************************************************\\r
+ * Example instantiation and use:            \r
+ *                                           \r
+ *  <MODULE>.<REGISTER>.B.<BIT> = 1;         \r
+ *  <MODULE>.<REGISTER>.R       = 0x10000000;\r
+ *                                           \r
+\****************************************************************************/\r
+\r
+\r
+#ifndef _leopard_H_  /* prevents multiple inclusions of this file */\r
+#define _leopard_H_\r
+\r
+#include "typedefs.h"\r
+\r
+#ifdef  __cplusplus\r
+extern "C" {\r
+#endif\r
+\r
+#ifdef __MWERKS__\r
+#pragma push\r
+#pragma ANSI_strict off\r
+#endif\r
+\r
+/* #define USE_FIELD_ALIASES_CFLASH */\r
+/* #define USE_FIELD_ALIASES_SIUL */\r
+/* #define USE_FIELD_ALIASES_SSCM */\r
+/* #define USE_FIELD_ALIASES_ME */\r
+/* #define USE_FIELD_ALIASES_RGM */\r
+/* #define USE_FIELD_ALIASES_ADC */\r
+/* #define USE_FIELD_ALIASES_CTU */\r
+/* #define USE_FIELD_ALIASES_mcTIMER */\r
+/* #define USE_FIELD_ALIASES_mcPWM */\r
+/* #define USE_FIELD_ALIASES_LINFLEX */\r
+/* #define USE_FIELD_ALIASES_SPP_MCM */\r
+/* #define USE_FIELD_ALIASES_INTC */\r
+/* #define USE_FIELD_ALIASES_DSPI */\r
+/* #define USE_FIELD_ALIASES_FLEXCAN */\r
+/* #define USE_FIELD_ALIASES_FR */\r
+\r
+/****************************************************************/\r
+/*                                                              */\r
+/* Global definitions and aliases */\r
+/*                                                              */\r
+/****************************************************************/\r
\r
+/*\r
+   Platform blocks that are only accessible by the second core (core 1) when\r
+    the device is in DPM mode. The block definition is equivalent to the one\r
+    for the first core (core 0) and reuses the related block structure.\r
+\r
+   NOTE: the <block_name>_1 defines are the preferred method for programming\r
+ */\r
+#define  AIPS_1        (*(volatile struct AIPS_tag*)     0x8FF00000UL)\r
+#define  MAX_1         (*(volatile struct MAX_tag*)      0x8FF04000UL)\r
+#define  MPU_1         (*(volatile struct MPU_tag*)      0x8FF10000UL)\r
+#define  SEMA4_1       (*(volatile struct SEMA4_tag*)    0x8FF24000UL)\r
+#define  SWT_1         (*(volatile struct SWT_tag*)      0x8FF38000UL)\r
+#define  STM_1         (*(volatile struct STM_tag*)      0x8FF3C000UL)\r
+#define  SPP_MCM_1     (*(volatile struct SPP_MCM_tag*)  0x8FF40000UL)\r
+#define  SPP_DMA2_1    (*(volatile struct SPP_DMA2_tag*) 0x8FF44000UL)\r
+#define  INTC_1        (*(volatile struct INTC_tag*)     0x8FF48000UL)  \r
+\r
+/*\r
+   Platform blocks that are only accessible by the second core (core 1) when\r
+    the device is in DPM mode. The block definition is equivalent to the one\r
+    for the first core (core 0) and reuses the related block structure.\r
+\r
+   NOTE: the <block_name>_DPM defines are deprecated, use <block_name>_1 for\r
+         programming the corresponding blocks for new code instead.\r
+ */\r
+#define  AIPS_DPM      AIPS_1\r
+#define  MAX_DPM       MAX_1\r
+#define  MPU_DPM       MPU_1\r
+#define  SEMA4_DPM     SEMA4_1\r
+#define  SWT_DPM       SWT_1\r
+#define  STM_DPM       STM_1\r
+#define  SPP_MCM_DPM   SPP_MCM_1\r
+#define  SPP_DMA2_DPM  SPP_DMA2_1\r
+#define  INTC_DPM      INTC_1\r
+\r
+/* Aliases for Pictus Module names */\r
+#define CAN_0          FLEXCAN_A \r
+#define CAN_1          FLEXCAN_B \r
+#define CTU_0          CTU   \r
+#define DFLASH         CRC   \r
+#define DMAMUX         DMA_CH_MUX \r
+#define DSPI_0         DSPI_A \r
+#define DSPI_1         DSPI_B \r
+#define DSPI_2         DSPI_C \r
+#define EDMA           SPP_DMA2 \r
+#define ETIMER_0       mcTIMER0\r
+#define ETIMER_1       mcTIMER1 \r
+#define FLEXPWM_0      mcPWM_A \r
+#define FLEXPWM_1      mcPWM_B \r
+#define LINFLEX_0      LINFLEX0 \r
+#define LINFLEX_1      LINFLEX1 \r
+#define MCM_           SPP_MCM \r
+#define PIT            PIT_RTI \r
+#define SIU            SIUL  \r
+#define WKUP           WKPU \r
+/****************************************************************/\r
+/*                                                              */\r
+/* Module: CFLASH_SHADOW  */\r
+/*                                                              */\r
+/****************************************************************/\r
+\r
+\r
+   /* Register layout for all registers NVPWD... */\r
+\r
+   typedef union {   /* NVPWD0-1 - Non Volatile Private Censorship PassWorD Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  PWD:32;            /* PassWorD */\r
+      } B;\r
+   } CFLASH_SHADOW_NVPWD_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers NVSCI... */\r
+\r
+   typedef union {   /* NVSCI - Non Volatile System Censoring Information Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  SC:16;             /* Serial Censorship Control Word */\r
+         vuint32_t  CW:16;             /* Censorship Control Word */\r
+      } B;\r
+   } CFLASH_SHADOW_NVSCI_32B_tag;\r
+\r
+   typedef union {   /* Non Volatile LML Default Value */\r
+      vuint32_t R;\r
+   } CFLASH_SHADOW_NVLML_32B_tag;\r
+\r
+   typedef union {   /* Non Volatile HBL Default Value */\r
+      vuint32_t R;\r
+   } CFLASH_SHADOW_NVHBL_32B_tag;\r
+\r
+   typedef union {   /* Non Volatile SLL Default Value */\r
+      vuint32_t R;\r
+   } CFLASH_SHADOW_NVSLL_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers NVBIU... */\r
+\r
+   typedef union {   /* Non Volatile Bus Interface Unit Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  BI:32;             /* Bus interface Unit */\r
+      } B;\r
+   } CFLASH_SHADOW_NVBIU_32B_tag;\r
+\r
+   typedef union {   /* NVUSRO - Non Volatile USeR Options Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  UO:32;             /* User Options */\r
+      } B;\r
+   } CFLASH_SHADOW_NVUSRO_32B_tag;\r
+\r
+\r
+   typedef struct CFLASH_SHADOW_BIU_DEFAULTS_struct_tag {\r
+\r
+                             /* Non Volatile Bus Interface Unit Register */\r
+      CFLASH_SHADOW_NVBIU_32B_tag NVBIU;  /* relative offset: 0x0000 */\r
+      int8_t CFLASH_SHADOW_BIU_DEFAULTS_reserved_0004[4];\r
+\r
+   } CFLASH_SHADOW_BIU_DEFAULTS_tag;\r
+\r
+\r
+   typedef struct CFLASH_SHADOW_struct_tag { /* start of CFLASH_SHADOW_tag */\r
+      int8_t CFLASH_SHADOW_reserved_0000_C[15832];\r
+      union {\r
+         /* NVPWD0-1 - Non Volatile Private Censorship PassWorD Register */\r
+         CFLASH_SHADOW_NVPWD_32B_tag NVPWD[2];  /* offset: 0x3DD8  (0x0004 x 2) */\r
+\r
+         struct {\r
+         /* NVPWD0-1 - Non Volatile Private Censorship PassWorD Register */\r
+            CFLASH_SHADOW_NVPWD_32B_tag NVPWD0;  /* offset: 0x3DD8 size: 32 bit */\r
+            CFLASH_SHADOW_NVPWD_32B_tag NVPWD1;  /* offset: 0x3DDC size: 32 bit */\r
+         };\r
+\r
+      };\r
+      union {\r
+           /* NVSCI - Non Volatile System Censoring Information Register */\r
+         CFLASH_SHADOW_NVSCI_32B_tag NVSCI[2];  /* offset: 0x3DE0  (0x0004 x 2) */\r
+\r
+         struct {\r
+           /* NVSCI - Non Volatile System Censoring Information Register */\r
+            CFLASH_SHADOW_NVSCI_32B_tag NVSCI0;  /* offset: 0x3DE0 size: 32 bit */\r
+            CFLASH_SHADOW_NVSCI_32B_tag NVSCI1;  /* offset: 0x3DE4 size: 32 bit */\r
+         };\r
+\r
+      };\r
+                                       /* Non Volatile LML Default Value */\r
+      CFLASH_SHADOW_NVLML_32B_tag NVLML;   /* offset: 0x3DE8 size: 32 bit */\r
+      int8_t CFLASH_SHADOW_reserved_3DEC[4];\r
+                                       /* Non Volatile HBL Default Value */\r
+      CFLASH_SHADOW_NVHBL_32B_tag NVHBL;   /* offset: 0x3DF0 size: 32 bit */\r
+      int8_t CFLASH_SHADOW_reserved_3DF4[4];\r
+                                       /* Non Volatile SLL Default Value */\r
+      CFLASH_SHADOW_NVSLL_32B_tag NVSLL;   /* offset: 0x3DF8 size: 32 bit */\r
+      int8_t CFLASH_SHADOW_reserved_3DFC_C[4];\r
+      union {\r
+                                           /*  Register set BIU_DEFAULTS */\r
+         CFLASH_SHADOW_BIU_DEFAULTS_tag BIU_DEFAULTS[3];  /* offset: 0x3E00  (0x0008 x 3) */\r
+\r
+         struct {\r
+                             /* Non Volatile Bus Interface Unit Register */\r
+            CFLASH_SHADOW_NVBIU_32B_tag NVBIU2;  /* offset: 0x3E00 size: 32 bit */\r
+            int8_t CFLASH_SHADOW_reserved_3E04_I1[4];\r
+            CFLASH_SHADOW_NVBIU_32B_tag NVBIU3;  /* offset: 0x3E08 size: 32 bit */\r
+            int8_t CFLASH_SHADOW_reserved_3E0C_I1[4];\r
+            CFLASH_SHADOW_NVBIU_32B_tag NVBIU4;  /* offset: 0x3E10 size: 32 bit */\r
+            int8_t CFLASH_SHADOW_reserved_3E14_E1[4];\r
+         };\r
+\r
+      };\r
+                          /* NVUSRO - Non Volatile USeR Options Register */\r
+      CFLASH_SHADOW_NVUSRO_32B_tag NVUSRO;  /* offset: 0x3E18 size: 32 bit */\r
+   } CFLASH_SHADOW_tag;\r
+\r
+\r
+#define CFLASH_SHADOW (*(volatile CFLASH_SHADOW_tag *) 0x00F00000UL)\r
+\r
+\r
+\r
+/****************************************************************/\r
+/*                                                              */\r
+/* Module: CFLASH  */\r
+/*                                                              */\r
+/****************************************************************/\r
+\r
+   typedef union {   /* MCR - Module Configuration Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:5;\r
+         vuint32_t  SIZE:3;            /* Array Space Size */\r
+         vuint32_t:1;\r
+         vuint32_t  LAS:3;             /* Low Address Space */\r
+         vuint32_t:3;\r
+         vuint32_t  MAS:1;             /* Mid Address Space Configuration */\r
+         vuint32_t  EER:1;             /* ECC Event Error */\r
+         vuint32_t  RWE:1;             /* Read-while-Write Event Error */\r
+         vuint32_t  SBC:1;             /* Single Bit Correction */\r
+         vuint32_t:1;\r
+         vuint32_t  PEAS:1;            /* Program/Erase Access Space */\r
+         vuint32_t  DONE:1;            /* modify operation DONE */\r
+         vuint32_t  PEG:1;             /* Program/Erase Good */\r
+         vuint32_t:4;\r
+         vuint32_t  PGM:1;             /* Program Bit */\r
+         vuint32_t  PSUS:1;            /* Program Suspend */\r
+         vuint32_t  ERS:1;             /* Erase Bit */\r
+         vuint32_t  ESUS:1;            /* Erase Suspend */\r
+         vuint32_t  EHV:1;             /* Enable High Voltage */\r
+      } B;\r
+   } CFLASH_MCR_32B_tag;\r
+\r
+   typedef union {   /* LML - Low/Mid Address Space Block Locking Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  LME:1;             /* Low/Mid Address Space Block Enable */\r
+         vuint32_t:10;\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  SLOCK:1;           /* Shadow Address Space Block Lock */\r
+#else\r
+         vuint32_t  TSLK:1;              /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t:2;\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  MLOCK:2;           /* Mid Address Space Block Lock */\r
+#else\r
+         vuint32_t  MLK:2;               /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t:6;\r
+         vuint32_t  LLOCK:10;          /* Low Address Space Block Lock */\r
+      } B;\r
+   } CFLASH_LML_32B_tag;\r
+\r
+   typedef union {   /* HBL - High Address Space Block Locking Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  HBE:1;             /* High Address Space Block Enable */\r
+         vuint32_t:25;\r
+         vuint32_t  HLOCK:6;           /* High Address Space Block Lock */\r
+      } B;\r
+   } CFLASH_HBL_32B_tag;\r
+\r
+   typedef union {   /* SLL - Secondary Low/Mid Address Space Block Locking Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  SLE:1;             /* Secondary Low/Mid Address Space Block Enable */\r
+         vuint32_t:10;\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  SSLOCK:1;          /* Secondary Shadow Address Space Block Lock */\r
+#else\r
+         vuint32_t  STSLK:1;             /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t:2;\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  SMLOCK:2;          /* Secondary Mid Address Space Block Lock */\r
+#else\r
+         vuint32_t  SMK:2;               /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t:6;\r
+         vuint32_t  SLLOCK:10;         /* Secondary Low Address Space Block Lock */\r
+      } B;\r
+   } CFLASH_SLL_32B_tag;\r
+\r
+   typedef union {   /* LMS - Low/Mid Address Space Block Select Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:14;\r
+         vuint32_t  MSL:2;             /* Mid Address Space Block Select */\r
+         vuint32_t:6;\r
+         vuint32_t  LSL:10;            /* Low Address Space Block Select */\r
+      } B;\r
+   } CFLASH_LMS_32B_tag;\r
+\r
+   typedef union {   /* HBS - High Address Space Block Select Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:26;\r
+         vuint32_t  HSL:6;             /* High Address Space Block Select */\r
+      } B;\r
+   } CFLASH_HBS_32B_tag;\r
+\r
+   typedef union {   /* ADR - Address Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  SAD:1;             /* Shadow Address */\r
+         vuint32_t:10;\r
+         vuint32_t  ADDR:18;           /* Address */\r
+         vuint32_t:3;\r
+      } B;\r
+   } CFLASH_ADR_32B_tag;\r
+\r
+   typedef union {   /* PFLASH2P_LCA_PFCR0 - Platform Flash Configuration Register 0 */\r
+      vuint32_t R;\r
+      struct {\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_APC:5;         /* Bank0+2 Address Pipelining Control */\r
+#else\r
+         vuint32_t  BK0_APC:5;          /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_WWSC:5;        /* Bank0+2 Write Wait State Control */\r
+#else\r
+         vuint32_t  BK0_WWSC:5;          /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_RWSC:5;        /* Bank0+2 Read Wait State Control */\r
+#else\r
+         vuint32_t  BK0_RWSC:5;          /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_RWWC2:1;       /* Bank 0+2 Read While Write Control, bit 2 */\r
+#else\r
+         vuint32_t  BK0_RWWC2:1;         /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_RWWC1:1;       /* Bank 0+2 Read While Write Control, bit 1 */\r
+#else\r
+         vuint32_t  BK0_RWWC1:1;         /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_P1_BCFG:2;     /* Bank0+2 Port 1 Page Buffer Configuration */\r
+#else\r
+         vuint32_t  B0_P1_BCFG:2;        /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_P1_DPFE:1;     /* Bank0+2 Port 1 Data Prefetch Enable */\r
+#else\r
+         vuint32_t  B0_P1_DPFE:1;        /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_P1_IPFE:1;     /* Bank0+2 Port 1 Inst Prefetch Enable */\r
+#else\r
+         vuint32_t  B0_P1_IPFE:1;        /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_P1_PFLM:2;     /* Bank0+2 Port 1 Prefetch Limit */\r
+#else\r
+         vuint32_t  B0_P1_PFLM:2;        /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_P1_BFE:1;      /* Bank0+2 Port 1 Buffer Enable */\r
+#else\r
+         vuint32_t  B0_P1_BFE:1;         /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_RWWC0:1;       /* Bank 0+2 Read While Write Control, bit 0 */\r
+#else\r
+         vuint32_t  BK0_RWWC0:1;         /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_P0_BCFG:2;     /* Bank0+2 Port 0 Page Buffer Configuration */\r
+#else\r
+         vuint32_t  B0_P0_BCFG:2;        /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_P0_DPFE:1;     /* Bank0+2 Port 0 Data Prefetch Enable */\r
+#else\r
+         vuint32_t  B0_P0_DPFE:1;        /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_P0_IPFE:1;     /* Bank0+2 Port 0 Inst Prefetch Enable */\r
+#else\r
+         vuint32_t  B0_P0_IPFE:1;        /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_P0_PFLM:2;     /* Bank0+2 Port 0 Prefetch Limit */\r
+#else\r
+         vuint32_t  B0_P0_PFLM:2;        /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  B02_P0_BFE:1;      /* Bank0+2 Port 0 Buffer Enable */\r
+#else\r
+         vuint32_t  B0_P0_BFE:1;         /* deprecated name - please avoid */\r
+#endif\r
+      } B;\r
+   } CFLASH_PFCR0_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers BIU... */\r
+\r
+   typedef union {   /* Bus Interface Unit Register */\r
+      vuint32_t R;\r
+   } CFLASH_BIU_32B_tag;\r
+\r
+   typedef union {   /* PFLASH2P_LCA_PFCR1 - Platform Flash Configuration Register 1 */\r
+      vuint32_t R;\r
+      struct {\r
+#ifndef USE_FIELD_ALIASES_CFLASH         \r
+         vuint32_t  B1_APC:5;          /* Bank 1 Address Pipelining Control */          \r
+         vuint32_t  B1_WWSC:5;         /* Bank 1 Write Wait State Control */            \r
+         vuint32_t  B1_RWSC:5;         /* Bank 1 Read Wait State Control */             \r
+         vuint32_t  B1_RWWC2:1;        /* Bank1 Read While Write Control, bit 2 */      \r
+         vuint32_t  B1_RWWC1:1;        /* Bank1 Read While Write Control, bit 1 */      \r
+         vuint32_t:6;                                                                   \r
+         vuint32_t  B1_P1_BFE:1;       /* Bank 1 Port 1 Buffer Enable */                \r
+         vuint32_t  B1_RWWC0:1;        /* Bank1 Read While Write Control, bit 0 */      \r
+         vuint32_t:6;                                                                   \r
+         vuint32_t  B1_P0_BFE:1;       /* Bank 1 Port 0 Buffer Enable */\r
+#else         \r
+         vuint32_t BK1_APC:5;\r
+         vuint32_t BK1_WWSC:5;\r
+         vuint32_t BK1_RWSC:5;\r
+         vuint32_t BK1_RWWC2:1;\r
+         vuint32_t BK1_RWWC1:1;\r
+         vuint32_t:6;\r
+         vuint32_t B0_P1_BFE:1;\r
+         vuint32_t BK1_RWWC0:1;\r
+         vuint32_t:6;\r
+         vuint32_t B1_P0_BFE:1;               \r
+#endif\r
+      } B;\r
+   } CFLASH_PFCR1_32B_tag;\r
+\r
+   typedef union {   /* PFLASH2P_LCA_PFAPR - Platform Flash Access Protection Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:6;\r
+         vuint32_t  ARBM:2;            /* Arbitration Mode */\r
+         vuint32_t  M7PFD:1;           /* Master x Prefetch Disable */\r
+         vuint32_t  M6PFD:1;           /* Master x Prefetch Disable */\r
+         vuint32_t  M5PFD:1;           /* Master x Prefetch Disable */\r
+         vuint32_t  M4PFD:1;           /* Master x Prefetch Disable */\r
+         vuint32_t  M3PFD:1;           /* Master x Prefetch Disable */\r
+         vuint32_t  M2PFD:1;           /* Master x Prefetch Disable */\r
+         vuint32_t  M1PFD:1;           /* Master x Prefetch Disable */\r
+         vuint32_t  M0PFD:1;           /* Master x Prefetch Disable */\r
+         vuint32_t  M7AP:2;            /* Master 7 Access Protection */\r
+         vuint32_t  M6AP:2;            /* Master 6 Access Protection */\r
+         vuint32_t  M5AP:2;            /* Master 5 Access Protection */\r
+         vuint32_t  M4AP:2;            /* Master 4 Access Protection */\r
+         vuint32_t  M3AP:2;            /* Master 3 Access Protection */\r
+         vuint32_t  M2AP:2;            /* Master 2 Access Protection */\r
+         vuint32_t  M1AP:2;            /* Master 1 Access Protection */\r
+         vuint32_t  M0AP:2;            /* Master 0 Access Protection */\r
+      } B;\r
+   } CFLASH_PFAPR_32B_tag;\r
+\r
+   typedef union {   /* UT0 - User Test Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  UTE:1;             /* User Test Enable */\r
+         vuint32_t  SBCE:1;            /* Single Bit Correction Enable */\r
+         vuint32_t:6;\r
+         vuint32_t  DSI:8;             /* Data Syndrome Input */\r
+         vuint32_t:10;\r
+         vuint32_t  MRE:1;             /* Margin Read Enable */\r
+         vuint32_t  MRV:1;             /* Margin Read Value */\r
+         vuint32_t  EIE:1;             /* ECC Data Input Enable */\r
+         vuint32_t  AIS:1;             /* Array Integrity Sequence */\r
+         vuint32_t  AIE:1;             /* Array Integrity Enable */\r
+         vuint32_t  AID:1;             /* Array Integrity Done */\r
+      } B;\r
+   } CFLASH_UT0_32B_tag;\r
+\r
+   typedef union {   /* UT1 - User Test Register */\r
+      vuint32_t R;\r
+   } CFLASH_UT1_32B_tag;\r
+\r
+   typedef union {   /* UT2 - User Test Register */\r
+      vuint32_t R;\r
+   } CFLASH_UT2_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers UM... */\r
+\r
+   typedef union {   /* UM - User Multiple Input Signature Register */\r
+      vuint32_t R;\r
+      struct {\r
+#ifndef USE_FIELD_ALIASES_CFLASH\r
+         vuint32_t  MISR:32;           /* Multiple Input Signature */\r
+#else           \r
+         vuint32_t  MS:32;         /* deprecated - please avoid */\r
+#endif\r
+      } B;\r
+   } CFLASH_UM_32B_tag;\r
+\r
+\r
+   /* Register layout for generated register(s) UT... */\r
+\r
+   typedef union {   /*  */\r
+      vuint32_t R;\r
+   } CFLASH_UT_32B_tag;\r
+\r
+\r
+   /* Register layout for generated register(s) PFCR... */\r
+\r
+   typedef union {   /*  */\r
+      vuint32_t R;\r
+   } CFLASH_PFCR_32B_tag;\r
+\r
+\r
+\r
+   typedef struct CFLASH_struct_tag { /* start of CFLASH_tag */\r
+                                  /* MCR - Module Configuration Register */\r
+      CFLASH_MCR_32B_tag MCR;              /* offset: 0x0000 size: 32 bit */\r
+                   /* LML - Low/Mid Address Space Block Locking Register */\r
+      CFLASH_LML_32B_tag LML;              /* offset: 0x0004 size: 32 bit */\r
+                      /* HBL - High Address Space Block Locking Register */\r
+      CFLASH_HBL_32B_tag HBL;              /* offset: 0x0008 size: 32 bit */\r
+         /* SLL - Secondary Low/Mid Address Space Block Locking Register */\r
+      CFLASH_SLL_32B_tag SLL;              /* offset: 0x000C size: 32 bit */\r
+                    /* LMS - Low/Mid Address Space Block Select Register */\r
+      CFLASH_LMS_32B_tag LMS;              /* offset: 0x0010 size: 32 bit */\r
+                       /* HBS - High Address Space Block Select Register */\r
+      CFLASH_HBS_32B_tag HBS;              /* offset: 0x0014 size: 32 bit */\r
+                                               /* ADR - Address Register */\r
+      CFLASH_ADR_32B_tag ADR;              /* offset: 0x0018 size: 32 bit */\r
+      union {\r
+         struct {\r
+                                                                     /*  */\r
+            CFLASH_PFCR_32B_tag PFCR[2];   /* offset: 0x001C  (0x0004 x 2) */\r
+            int8_t CFLASH_reserved_0024_E0[12];\r
+         };\r
+\r
+                                          /* Bus Interface Unit Register */\r
+         CFLASH_BIU_32B_tag BIU[5];        /* offset: 0x001C  (0x0004 x 5) */\r
+\r
+         struct {\r
+                                          /* Bus Interface Unit Register */\r
+            CFLASH_BIU_32B_tag BIU0;       /* offset: 0x001C size: 32 bit */\r
+            CFLASH_BIU_32B_tag BIU1;       /* offset: 0x0020 size: 32 bit */\r
+            CFLASH_BIU_32B_tag BIU2;       /* offset: 0x0024 size: 32 bit */\r
+            CFLASH_BIU_32B_tag BIU3;       /* offset: 0x0028 size: 32 bit */\r
+            CFLASH_BIU_32B_tag BIU4;       /* offset: 0x002C size: 32 bit */\r
+         };\r
+\r
+         struct {\r
+            int8_t CFLASH_reserved_001C_I3[8];\r
+            CFLASH_PFAPR_32B_tag FAPR;     /* deprecated - please avoid */\r
+            int8_t CFLASH_reserved_0028_E3[8];\r
+         };\r
+\r
+         struct {\r
+          /* PFLASH2P_LCA_PFCR0 - Platform Flash Configuration Register 0 */\r
+            CFLASH_PFCR0_32B_tag PFCR0;    /* offset: 0x001C size: 32 bit */\r
+          /* PFLASH2P_LCA_PFCR1 - Platform Flash Configuration Register 1 */\r
+            CFLASH_PFCR1_32B_tag PFCR1;    /* offset: 0x0020 size: 32 bit */\r
+          /* PFLASH2P_LCA_PFAPR - Platform Flash Access Protection Register */\r
+            CFLASH_PFAPR_32B_tag PFAPR;    /* offset: 0x0024 size: 32 bit */\r
+            int8_t CFLASH_reserved_0028_E4[8];\r
+         };\r
+\r
+      };\r
+      int8_t CFLASH_reserved_0030_C[12];\r
+      union {\r
+         CFLASH_UT_32B_tag UT[3];          /* offset: 0x003C  (0x0004 x 3) */\r
+\r
+         struct {\r
+                                             /* UT0 - User Test Register */\r
+            CFLASH_UT0_32B_tag UT0;        /* offset: 0x003C size: 32 bit */\r
+                                             /* UT1 - User Test Register */\r
+            CFLASH_UT1_32B_tag UT1;        /* offset: 0x0040 size: 32 bit */\r
+                                             /* UT2 - User Test Register */\r
+            CFLASH_UT2_32B_tag UT2;        /* offset: 0x0044 size: 32 bit */\r
+         };\r
+\r
+      };\r
+      union {\r
+         CFLASH_UM_32B_tag UMISR[5];       /* offset: 0x0048  (0x0004 x 5) */\r
+\r
+                          /* UM - User Multiple Input Signature Register */\r
+         CFLASH_UM_32B_tag UM[5];          /* offset: 0x0048  (0x0004 x 5) */\r
+\r
+         struct {\r
+                          /* UM - User Multiple Input Signature Register */\r
+            CFLASH_UM_32B_tag UM0;         /* offset: 0x0048 size: 32 bit */\r
+            CFLASH_UM_32B_tag UM1;         /* offset: 0x004C size: 32 bit */\r
+            CFLASH_UM_32B_tag UM2;         /* offset: 0x0050 size: 32 bit */\r
+            CFLASH_UM_32B_tag UM3;         /* offset: 0x0054 size: 32 bit */\r
+            CFLASH_UM_32B_tag UM4;         /* offset: 0x0058 size: 32 bit */\r
+         };\r
+\r
+      };\r
+   } CFLASH_tag;\r
+\r
+\r
+#define CFLASH (*(volatile CFLASH_tag *) 0xC3F88000UL)\r
+\r
+\r
+\r
+/****************************************************************/\r
+/*                                                              */\r
+/* Module: SIUL  */\r
+/*                                                              */\r
+/****************************************************************/\r
+\r
+   typedef union {   /* MIDR1 - MCU ID Register #1 */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  PARTNUM:16;        /* MCU Part Number */\r
+         vuint32_t  CSP:1;             /* CSP Package */\r
+         vuint32_t  PKG:5;             /* Package Settings */\r
+         vuint32_t:2;\r
+#ifndef USE_FIELD_ALIASES_SIUL\r
+         vuint32_t  MAJOR_MASK:4;      /* Major Mask Revision */\r
+#else\r
+         vuint32_t  MAJORMASK:4;         /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_SIUL\r
+         vuint32_t  MINOR_MASK:4;      /* Minor Mask Revision */\r
+#else\r
+         vuint32_t  MINORMASK:4;         /* deprecated name - please avoid */\r
+#endif\r
+      } B;\r
+   } SIUL_MIDR1_32B_tag;\r
+\r
+   typedef union {   /* MIDR2 - MCU ID Register #2 */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  SF:1;              /* Manufacturer */\r
+         vuint32_t  FLASH_SIZE_1:4;    /* Coarse Flash Memory Size */\r
+         vuint32_t  FLASH_SIZE_2:4;    /* Fine Flash Memory Size */\r
+         vuint32_t:7;\r
+#ifndef USE_FIELD_ALIASES_SIUL\r
+         vuint32_t  PARTNUM2:8;        /* MCU Part Number */\r
+#else\r
+         vuint32_t  PARTNUM:8;           /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t  TBD:1;             /* Optional Bit */\r
+         vuint32_t:2;\r
+         vuint32_t  EE:1;              /* Data Flash Present */\r
+         vuint32_t:3;\r
+         vuint32_t  FR:1;              /* Flexray Present */\r
+      } B;\r
+   } SIUL_MIDR2_32B_tag;\r
+\r
+   typedef union {   /* ISR - Interrupt Status Flag Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  EIF31:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF30:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF29:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF28:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF27:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF26:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF25:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF24:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF23:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF22:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF21:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF20:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF19:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF18:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF17:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF16:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF15:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF14:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF13:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF12:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF11:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF10:1;           /* External Interrupt Status Flag */\r
+         vuint32_t  EIF9:1;            /* External Interrupt Status Flag */\r
+         vuint32_t  EIF8:1;            /* External Interrupt Status Flag */\r
+         vuint32_t  EIF7:1;            /* External Interrupt Status Flag */\r
+         vuint32_t  EIF6:1;            /* External Interrupt Status Flag */\r
+         vuint32_t  EIF5:1;            /* External Interrupt Status Flag */\r
+         vuint32_t  EIF4:1;            /* External Interrupt Status Flag */\r
+         vuint32_t  EIF3:1;            /* External Interrupt Status Flag */\r
+         vuint32_t  EIF2:1;            /* External Interrupt Status Flag */\r
+         vuint32_t  EIF1:1;            /* External Interrupt Status Flag */\r
+         vuint32_t  EIF0:1;            /* External Interrupt Status Flag */\r
+      } B;\r
+   } SIUL_ISR_32B_tag;\r
+\r
+   typedef union {   /* IRER - Interrupt Request Enable Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  EIRE31:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE30:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE29:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE28:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE27:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE26:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE25:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE24:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE23:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE22:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE21:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE20:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE19:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE18:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE17:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE16:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE15:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE14:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE13:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE12:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE11:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE10:1;          /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE9:1;           /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE8:1;           /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE7:1;           /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE6:1;           /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE5:1;           /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE4:1;           /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE3:1;           /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE2:1;           /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE1:1;           /* Enable External Interrupt Requests */\r
+         vuint32_t  EIRE0:1;           /* Enable External Interrupt Requests */\r
+      } B;\r
+   } SIUL_IRER_32B_tag;\r
+\r
+   typedef union {   /* IREER - Interrupt Rising Edge Event Enable */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  IREE31:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE30:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE29:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE28:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE27:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE26:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE25:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE24:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE23:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE22:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE21:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE20:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE19:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE18:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE17:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE16:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE15:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE14:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE13:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE12:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE11:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE10:1;          /* Enable rising-edge events */\r
+         vuint32_t  IREE9:1;           /* Enable rising-edge events */\r
+         vuint32_t  IREE8:1;           /* Enable rising-edge events */\r
+         vuint32_t  IREE7:1;           /* Enable rising-edge events */\r
+         vuint32_t  IREE6:1;           /* Enable rising-edge events */\r
+         vuint32_t  IREE5:1;           /* Enable rising-edge events */\r
+         vuint32_t  IREE4:1;           /* Enable rising-edge events */\r
+         vuint32_t  IREE3:1;           /* Enable rising-edge events */\r
+         vuint32_t  IREE2:1;           /* Enable rising-edge events */\r
+         vuint32_t  IREE1:1;           /* Enable rising-edge events */\r
+         vuint32_t  IREE0:1;           /* Enable rising-edge events */\r
+      } B;\r
+   } SIUL_IREER_32B_tag;\r
+\r
+   typedef union {   /* IFEER - Interrupt Falling-Edge Event Enable */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  IFEE31:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE30:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE29:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE28:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE27:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE26:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE25:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE24:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE23:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE22:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE21:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE20:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE19:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE18:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE17:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE16:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE15:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE14:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE13:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE12:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE11:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE10:1;          /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE9:1;           /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE8:1;           /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE7:1;           /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE6:1;           /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE5:1;           /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE4:1;           /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE3:1;           /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE2:1;           /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE1:1;           /* Enable Falling Edge Events */\r
+         vuint32_t  IFEE0:1;           /* Enable Falling Edge Events */\r
+      } B;\r
+   } SIUL_IFEER_32B_tag;\r
+\r
+   typedef union {   /* IFER Interrupt Filter Enable Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  IFE31:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE30:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE29:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE28:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE27:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE26:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE25:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE24:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE23:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE22:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE21:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE20:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE19:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE18:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE17:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE16:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE15:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE14:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE13:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE12:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE11:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE10:1;           /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE9:1;            /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE8:1;            /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE7:1;            /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE6:1;            /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE5:1;            /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE4:1;            /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE3:1;            /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE2:1;            /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE1:1;            /* Enable Digital Glitch Filter */\r
+         vuint32_t  IFE0:1;            /* Enable Digital Glitch Filter */\r
+      } B;\r
+   } SIUL_IFER_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers PCR... */\r
+\r
+   typedef union {   /* PCR - Pad Configuration Register */\r
+      vuint16_t R;\r
+      struct {\r
+         vuint16_t:1;\r
+#ifndef USE_FIELD_ALIASES_SIUL\r
+         vuint16_t  SMC:1;             /* Safe Mode Control */\r
+#else\r
+         vuint16_t  SME:1;               /* deprecated name - please avoid */\r
+#endif\r
+         vuint16_t  APC:1;             /* Analog Pad Control */\r
+         vuint16_t:1;\r
+         vuint16_t  PA:2;              /* Pad Output Assignment */\r
+         vuint16_t  OBE:1;             /* Output Buffer Enable */\r
+         vuint16_t  IBE:1;             /* Input Buffer Enable */\r
+#ifndef USE_FIELD_ALIASES_SIUL\r
+         vuint16_t  DSC:2;             /* Drive Strength Control */\r
+#else\r
+         vuint16_t  DCS:2;               /* deprecated name - please avoid */\r
+#endif\r
+         vuint16_t  ODE:1;             /* Open Drain Output Enable */\r
+         vuint16_t  HYS:1;             /* Input Hysteresis */\r
+         vuint16_t  SRC:2;             /* Slew Rate Control */\r
+         vuint16_t  WPE:1;             /* Weak Pull Up/Down Enable */\r
+         vuint16_t  WPS:1;             /* Weak Pull Up/Down Select */\r
+      } B;\r
+   } SIUL_PCR_16B_tag;\r
+\r
+\r
+   /* Register layout for all registers PSMI... */\r
+\r
+   typedef union {   /* PSMI - Pad Selection for Multiplexed Inputs */\r
+      vuint8_t R;\r
+      struct {\r
+         vuint8_t:4;\r
+         vuint8_t   PADSEL:4;          /* Pad selection for pin */\r
+      } B;\r
+   } SIUL_PSMI_8B_tag;\r
+\r
+\r
+   /* Register layout for all registers PSMI... */\r
+\r
+   typedef union {   /* PSMI - Pad Selection for Multiplexed Inputs */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:4;\r
+         vuint32_t  PADSEL0:4;         /* Pad selection for pin */\r
+         vuint32_t:4;\r
+         vuint32_t  PADSEL1:4;         /* Pad selection for pin */\r
+         vuint32_t:4;\r
+         vuint32_t  PADSEL2:4;         /* Pad selection for pin */\r
+         vuint32_t:4;\r
+         vuint32_t  PADSEL3:4;         /* Pad selection for pin */\r
+      } B;\r
+   } SIUL_PSMI_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers GPDO... */\r
+\r
+   typedef union {   /* GPDO - GPIO Pad Data Output Register */\r
+      vuint8_t R;\r
+      struct {\r
+         vuint8_t:7;\r
+         vuint8_t   PDO:1;             /* Pad Data Out */\r
+      } B;\r
+   } SIUL_GPDO_8B_tag;\r
+\r
+\r
+   /* Register layout for all registers GPDO... */\r
+\r
+   typedef union {   /* GPDO - GPIO Pad Data Output Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:7;\r
+         vuint32_t  PDO0:1;            /* Pad Data Out */\r
+         vuint32_t:7;\r
+         vuint32_t  PDO1:1;            /* Pad Data Out */\r
+         vuint32_t:7;\r
+         vuint32_t  PDO2:1;            /* Pad Data Out */\r
+         vuint32_t:7;\r
+         vuint32_t  PDO3:1;            /* Pad Data Out */\r
+      } B;\r
+   } SIUL_GPDO_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers GPDI... */\r
+\r
+   typedef union {   /* GPDI - GPIO Pad Data Input Register */\r
+      vuint8_t R;\r
+      struct {\r
+         vuint8_t:7;\r
+         vuint8_t   PDI:1;             /* Pad Data In */\r
+      } B;\r
+   } SIUL_GPDI_8B_tag;\r
+\r
+\r
+   /* Register layout for all registers GPDI... */\r
+\r
+   typedef union {   /* GPDI - GPIO Pad Data Input Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:7;\r
+         vuint32_t  PDI0:1;            /* Pad Data In */\r
+         vuint32_t:7;\r
+         vuint32_t  PDI1:1;            /* Pad Data In */\r
+         vuint32_t:7;\r
+         vuint32_t  PDI2:1;            /* Pad Data In */\r
+         vuint32_t:7;\r
+         vuint32_t  PDI3:1;            /* Pad Data In */\r
+      } B;\r
+   } SIUL_GPDI_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers PGPDO... */\r
+\r
+   typedef union {   /* PGPDO - Parallel GPIO Pad Data Out Register */\r
+      vuint16_t R;\r
+   } SIUL_PGPDO_16B_tag;\r
+\r
+\r
+   /* Register layout for all registers PGPDI... */\r
+\r
+   typedef union {   /* PGPDI - Parallel GPIO Pad Data In Register */\r
+      vuint16_t R;\r
+   } SIUL_PGPDI_16B_tag;\r
+\r
+\r
+   /* Register layout for all registers MPGPDO... */\r
+\r
+   typedef union {   /* MPGPDO - Masked Parallel GPIO Pad Data Out Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  MASK:16;           /* Mask Field */\r
+         vuint32_t  MPPDO:16;          /* Masked Parallel Pad Data Out */\r
+      } B;\r
+   } SIUL_MPGPDO_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers IFMC... */\r
+\r
+   typedef union {   /* IFMC - Interrupt Filter Maximum Counter Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:28;\r
+         vuint32_t  MAXCNT:4;          /* Maximum Interrupt Filter Counter Setting */\r
+      } B;\r
+   } SIUL_IFMC_32B_tag;\r
+\r
+   typedef union {   /* IFCPR - Inerrupt Filter Clock Prescaler Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:28;\r
+         vuint32_t  IFCP:4;            /* Interrupt Filter Clock Prescaler Setting */\r
+      } B;\r
+   } SIUL_IFCPR_32B_tag;\r
+\r
+\r
+\r
+   typedef struct SIUL_struct_tag { /* start of SIUL_tag */\r
+      int8_t SIUL_reserved_0000_C[4];\r
+      union {\r
+         SIUL_MIDR1_32B_tag MIDR;          /* deprecated - please avoid */\r
+\r
+                                           /* MIDR1 - MCU ID Register #1 */\r
+         SIUL_MIDR1_32B_tag MIDR1;         /* offset: 0x0004 size: 32 bit */\r
+\r
+      };\r
+                                           /* MIDR2 - MCU ID Register #2 */\r
+      SIUL_MIDR2_32B_tag MIDR2;            /* offset: 0x0008 size: 32 bit */\r
+      int8_t SIUL_reserved_000C[8];\r
+                                 /* ISR - Interrupt Status Flag Register */\r
+      SIUL_ISR_32B_tag ISR;                /* offset: 0x0014 size: 32 bit */\r
+                             /* IRER - Interrupt Request Enable Register */\r
+      SIUL_IRER_32B_tag IRER;              /* offset: 0x0018 size: 32 bit */\r
+      int8_t SIUL_reserved_001C[12];\r
+                           /* IREER - Interrupt Rising Edge Event Enable */\r
+      SIUL_IREER_32B_tag IREER;            /* offset: 0x0028 size: 32 bit */\r
+                          /* IFEER - Interrupt Falling-Edge Event Enable */\r
+      SIUL_IFEER_32B_tag IFEER;            /* offset: 0x002C size: 32 bit */\r
+                                /* IFER Interrupt Filter Enable Register */\r
+      SIUL_IFER_32B_tag IFER;              /* offset: 0x0030 size: 32 bit */\r
+      int8_t SIUL_reserved_0034_C[12];\r
+      union {\r
+                                     /* PCR - Pad Configuration Register */\r
+         SIUL_PCR_16B_tag PCR[512];        /* offset: 0x0040  (0x0002 x 512) */\r
+\r
+         struct {\r
+                                     /* PCR - Pad Configuration Register */\r
+            SIUL_PCR_16B_tag PCR0;         /* offset: 0x0040 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR1;         /* offset: 0x0042 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR2;         /* offset: 0x0044 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR3;         /* offset: 0x0046 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR4;         /* offset: 0x0048 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR5;         /* offset: 0x004A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR6;         /* offset: 0x004C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR7;         /* offset: 0x004E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR8;         /* offset: 0x0050 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR9;         /* offset: 0x0052 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR10;        /* offset: 0x0054 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR11;        /* offset: 0x0056 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR12;        /* offset: 0x0058 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR13;        /* offset: 0x005A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR14;        /* offset: 0x005C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR15;        /* offset: 0x005E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR16;        /* offset: 0x0060 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR17;        /* offset: 0x0062 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR18;        /* offset: 0x0064 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR19;        /* offset: 0x0066 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR20;        /* offset: 0x0068 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR21;        /* offset: 0x006A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR22;        /* offset: 0x006C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR23;        /* offset: 0x006E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR24;        /* offset: 0x0070 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR25;        /* offset: 0x0072 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR26;        /* offset: 0x0074 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR27;        /* offset: 0x0076 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR28;        /* offset: 0x0078 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR29;        /* offset: 0x007A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR30;        /* offset: 0x007C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR31;        /* offset: 0x007E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR32;        /* offset: 0x0080 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR33;        /* offset: 0x0082 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR34;        /* offset: 0x0084 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR35;        /* offset: 0x0086 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR36;        /* offset: 0x0088 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR37;        /* offset: 0x008A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR38;        /* offset: 0x008C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR39;        /* offset: 0x008E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR40;        /* offset: 0x0090 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR41;        /* offset: 0x0092 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR42;        /* offset: 0x0094 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR43;        /* offset: 0x0096 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR44;        /* offset: 0x0098 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR45;        /* offset: 0x009A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR46;        /* offset: 0x009C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR47;        /* offset: 0x009E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR48;        /* offset: 0x00A0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR49;        /* offset: 0x00A2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR50;        /* offset: 0x00A4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR51;        /* offset: 0x00A6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR52;        /* offset: 0x00A8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR53;        /* offset: 0x00AA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR54;        /* offset: 0x00AC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR55;        /* offset: 0x00AE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR56;        /* offset: 0x00B0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR57;        /* offset: 0x00B2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR58;        /* offset: 0x00B4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR59;        /* offset: 0x00B6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR60;        /* offset: 0x00B8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR61;        /* offset: 0x00BA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR62;        /* offset: 0x00BC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR63;        /* offset: 0x00BE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR64;        /* offset: 0x00C0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR65;        /* offset: 0x00C2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR66;        /* offset: 0x00C4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR67;        /* offset: 0x00C6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR68;        /* offset: 0x00C8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR69;        /* offset: 0x00CA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR70;        /* offset: 0x00CC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR71;        /* offset: 0x00CE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR72;        /* offset: 0x00D0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR73;        /* offset: 0x00D2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR74;        /* offset: 0x00D4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR75;        /* offset: 0x00D6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR76;        /* offset: 0x00D8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR77;        /* offset: 0x00DA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR78;        /* offset: 0x00DC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR79;        /* offset: 0x00DE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR80;        /* offset: 0x00E0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR81;        /* offset: 0x00E2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR82;        /* offset: 0x00E4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR83;        /* offset: 0x00E6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR84;        /* offset: 0x00E8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR85;        /* offset: 0x00EA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR86;        /* offset: 0x00EC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR87;        /* offset: 0x00EE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR88;        /* offset: 0x00F0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR89;        /* offset: 0x00F2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR90;        /* offset: 0x00F4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR91;        /* offset: 0x00F6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR92;        /* offset: 0x00F8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR93;        /* offset: 0x00FA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR94;        /* offset: 0x00FC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR95;        /* offset: 0x00FE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR96;        /* offset: 0x0100 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR97;        /* offset: 0x0102 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR98;        /* offset: 0x0104 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR99;        /* offset: 0x0106 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR100;       /* offset: 0x0108 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR101;       /* offset: 0x010A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR102;       /* offset: 0x010C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR103;       /* offset: 0x010E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR104;       /* offset: 0x0110 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR105;       /* offset: 0x0112 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR106;       /* offset: 0x0114 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR107;       /* offset: 0x0116 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR108;       /* offset: 0x0118 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR109;       /* offset: 0x011A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR110;       /* offset: 0x011C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR111;       /* offset: 0x011E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR112;       /* offset: 0x0120 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR113;       /* offset: 0x0122 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR114;       /* offset: 0x0124 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR115;       /* offset: 0x0126 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR116;       /* offset: 0x0128 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR117;       /* offset: 0x012A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR118;       /* offset: 0x012C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR119;       /* offset: 0x012E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR120;       /* offset: 0x0130 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR121;       /* offset: 0x0132 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR122;       /* offset: 0x0134 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR123;       /* offset: 0x0136 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR124;       /* offset: 0x0138 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR125;       /* offset: 0x013A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR126;       /* offset: 0x013C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR127;       /* offset: 0x013E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR128;       /* offset: 0x0140 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR129;       /* offset: 0x0142 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR130;       /* offset: 0x0144 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR131;       /* offset: 0x0146 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR132;       /* offset: 0x0148 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR133;       /* offset: 0x014A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR134;       /* offset: 0x014C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR135;       /* offset: 0x014E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR136;       /* offset: 0x0150 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR137;       /* offset: 0x0152 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR138;       /* offset: 0x0154 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR139;       /* offset: 0x0156 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR140;       /* offset: 0x0158 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR141;       /* offset: 0x015A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR142;       /* offset: 0x015C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR143;       /* offset: 0x015E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR144;       /* offset: 0x0160 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR145;       /* offset: 0x0162 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR146;       /* offset: 0x0164 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR147;       /* offset: 0x0166 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR148;       /* offset: 0x0168 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR149;       /* offset: 0x016A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR150;       /* offset: 0x016C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR151;       /* offset: 0x016E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR152;       /* offset: 0x0170 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR153;       /* offset: 0x0172 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR154;       /* offset: 0x0174 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR155;       /* offset: 0x0176 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR156;       /* offset: 0x0178 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR157;       /* offset: 0x017A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR158;       /* offset: 0x017C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR159;       /* offset: 0x017E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR160;       /* offset: 0x0180 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR161;       /* offset: 0x0182 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR162;       /* offset: 0x0184 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR163;       /* offset: 0x0186 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR164;       /* offset: 0x0188 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR165;       /* offset: 0x018A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR166;       /* offset: 0x018C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR167;       /* offset: 0x018E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR168;       /* offset: 0x0190 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR169;       /* offset: 0x0192 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR170;       /* offset: 0x0194 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR171;       /* offset: 0x0196 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR172;       /* offset: 0x0198 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR173;       /* offset: 0x019A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR174;       /* offset: 0x019C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR175;       /* offset: 0x019E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR176;       /* offset: 0x01A0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR177;       /* offset: 0x01A2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR178;       /* offset: 0x01A4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR179;       /* offset: 0x01A6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR180;       /* offset: 0x01A8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR181;       /* offset: 0x01AA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR182;       /* offset: 0x01AC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR183;       /* offset: 0x01AE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR184;       /* offset: 0x01B0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR185;       /* offset: 0x01B2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR186;       /* offset: 0x01B4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR187;       /* offset: 0x01B6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR188;       /* offset: 0x01B8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR189;       /* offset: 0x01BA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR190;       /* offset: 0x01BC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR191;       /* offset: 0x01BE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR192;       /* offset: 0x01C0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR193;       /* offset: 0x01C2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR194;       /* offset: 0x01C4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR195;       /* offset: 0x01C6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR196;       /* offset: 0x01C8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR197;       /* offset: 0x01CA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR198;       /* offset: 0x01CC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR199;       /* offset: 0x01CE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR200;       /* offset: 0x01D0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR201;       /* offset: 0x01D2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR202;       /* offset: 0x01D4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR203;       /* offset: 0x01D6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR204;       /* offset: 0x01D8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR205;       /* offset: 0x01DA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR206;       /* offset: 0x01DC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR207;       /* offset: 0x01DE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR208;       /* offset: 0x01E0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR209;       /* offset: 0x01E2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR210;       /* offset: 0x01E4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR211;       /* offset: 0x01E6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR212;       /* offset: 0x01E8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR213;       /* offset: 0x01EA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR214;       /* offset: 0x01EC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR215;       /* offset: 0x01EE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR216;       /* offset: 0x01F0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR217;       /* offset: 0x01F2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR218;       /* offset: 0x01F4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR219;       /* offset: 0x01F6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR220;       /* offset: 0x01F8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR221;       /* offset: 0x01FA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR222;       /* offset: 0x01FC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR223;       /* offset: 0x01FE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR224;       /* offset: 0x0200 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR225;       /* offset: 0x0202 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR226;       /* offset: 0x0204 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR227;       /* offset: 0x0206 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR228;       /* offset: 0x0208 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR229;       /* offset: 0x020A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR230;       /* offset: 0x020C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR231;       /* offset: 0x020E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR232;       /* offset: 0x0210 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR233;       /* offset: 0x0212 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR234;       /* offset: 0x0214 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR235;       /* offset: 0x0216 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR236;       /* offset: 0x0218 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR237;       /* offset: 0x021A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR238;       /* offset: 0x021C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR239;       /* offset: 0x021E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR240;       /* offset: 0x0220 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR241;       /* offset: 0x0222 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR242;       /* offset: 0x0224 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR243;       /* offset: 0x0226 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR244;       /* offset: 0x0228 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR245;       /* offset: 0x022A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR246;       /* offset: 0x022C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR247;       /* offset: 0x022E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR248;       /* offset: 0x0230 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR249;       /* offset: 0x0232 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR250;       /* offset: 0x0234 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR251;       /* offset: 0x0236 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR252;       /* offset: 0x0238 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR253;       /* offset: 0x023A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR254;       /* offset: 0x023C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR255;       /* offset: 0x023E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR256;       /* offset: 0x0240 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR257;       /* offset: 0x0242 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR258;       /* offset: 0x0244 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR259;       /* offset: 0x0246 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR260;       /* offset: 0x0248 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR261;       /* offset: 0x024A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR262;       /* offset: 0x024C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR263;       /* offset: 0x024E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR264;       /* offset: 0x0250 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR265;       /* offset: 0x0252 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR266;       /* offset: 0x0254 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR267;       /* offset: 0x0256 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR268;       /* offset: 0x0258 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR269;       /* offset: 0x025A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR270;       /* offset: 0x025C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR271;       /* offset: 0x025E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR272;       /* offset: 0x0260 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR273;       /* offset: 0x0262 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR274;       /* offset: 0x0264 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR275;       /* offset: 0x0266 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR276;       /* offset: 0x0268 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR277;       /* offset: 0x026A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR278;       /* offset: 0x026C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR279;       /* offset: 0x026E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR280;       /* offset: 0x0270 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR281;       /* offset: 0x0272 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR282;       /* offset: 0x0274 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR283;       /* offset: 0x0276 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR284;       /* offset: 0x0278 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR285;       /* offset: 0x027A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR286;       /* offset: 0x027C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR287;       /* offset: 0x027E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR288;       /* offset: 0x0280 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR289;       /* offset: 0x0282 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR290;       /* offset: 0x0284 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR291;       /* offset: 0x0286 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR292;       /* offset: 0x0288 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR293;       /* offset: 0x028A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR294;       /* offset: 0x028C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR295;       /* offset: 0x028E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR296;       /* offset: 0x0290 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR297;       /* offset: 0x0292 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR298;       /* offset: 0x0294 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR299;       /* offset: 0x0296 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR300;       /* offset: 0x0298 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR301;       /* offset: 0x029A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR302;       /* offset: 0x029C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR303;       /* offset: 0x029E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR304;       /* offset: 0x02A0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR305;       /* offset: 0x02A2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR306;       /* offset: 0x02A4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR307;       /* offset: 0x02A6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR308;       /* offset: 0x02A8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR309;       /* offset: 0x02AA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR310;       /* offset: 0x02AC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR311;       /* offset: 0x02AE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR312;       /* offset: 0x02B0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR313;       /* offset: 0x02B2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR314;       /* offset: 0x02B4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR315;       /* offset: 0x02B6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR316;       /* offset: 0x02B8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR317;       /* offset: 0x02BA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR318;       /* offset: 0x02BC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR319;       /* offset: 0x02BE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR320;       /* offset: 0x02C0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR321;       /* offset: 0x02C2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR322;       /* offset: 0x02C4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR323;       /* offset: 0x02C6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR324;       /* offset: 0x02C8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR325;       /* offset: 0x02CA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR326;       /* offset: 0x02CC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR327;       /* offset: 0x02CE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR328;       /* offset: 0x02D0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR329;       /* offset: 0x02D2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR330;       /* offset: 0x02D4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR331;       /* offset: 0x02D6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR332;       /* offset: 0x02D8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR333;       /* offset: 0x02DA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR334;       /* offset: 0x02DC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR335;       /* offset: 0x02DE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR336;       /* offset: 0x02E0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR337;       /* offset: 0x02E2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR338;       /* offset: 0x02E4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR339;       /* offset: 0x02E6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR340;       /* offset: 0x02E8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR341;       /* offset: 0x02EA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR342;       /* offset: 0x02EC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR343;       /* offset: 0x02EE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR344;       /* offset: 0x02F0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR345;       /* offset: 0x02F2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR346;       /* offset: 0x02F4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR347;       /* offset: 0x02F6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR348;       /* offset: 0x02F8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR349;       /* offset: 0x02FA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR350;       /* offset: 0x02FC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR351;       /* offset: 0x02FE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR352;       /* offset: 0x0300 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR353;       /* offset: 0x0302 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR354;       /* offset: 0x0304 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR355;       /* offset: 0x0306 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR356;       /* offset: 0x0308 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR357;       /* offset: 0x030A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR358;       /* offset: 0x030C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR359;       /* offset: 0x030E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR360;       /* offset: 0x0310 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR361;       /* offset: 0x0312 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR362;       /* offset: 0x0314 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR363;       /* offset: 0x0316 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR364;       /* offset: 0x0318 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR365;       /* offset: 0x031A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR366;       /* offset: 0x031C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR367;       /* offset: 0x031E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR368;       /* offset: 0x0320 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR369;       /* offset: 0x0322 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR370;       /* offset: 0x0324 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR371;       /* offset: 0x0326 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR372;       /* offset: 0x0328 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR373;       /* offset: 0x032A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR374;       /* offset: 0x032C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR375;       /* offset: 0x032E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR376;       /* offset: 0x0330 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR377;       /* offset: 0x0332 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR378;       /* offset: 0x0334 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR379;       /* offset: 0x0336 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR380;       /* offset: 0x0338 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR381;       /* offset: 0x033A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR382;       /* offset: 0x033C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR383;       /* offset: 0x033E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR384;       /* offset: 0x0340 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR385;       /* offset: 0x0342 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR386;       /* offset: 0x0344 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR387;       /* offset: 0x0346 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR388;       /* offset: 0x0348 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR389;       /* offset: 0x034A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR390;       /* offset: 0x034C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR391;       /* offset: 0x034E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR392;       /* offset: 0x0350 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR393;       /* offset: 0x0352 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR394;       /* offset: 0x0354 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR395;       /* offset: 0x0356 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR396;       /* offset: 0x0358 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR397;       /* offset: 0x035A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR398;       /* offset: 0x035C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR399;       /* offset: 0x035E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR400;       /* offset: 0x0360 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR401;       /* offset: 0x0362 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR402;       /* offset: 0x0364 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR403;       /* offset: 0x0366 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR404;       /* offset: 0x0368 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR405;       /* offset: 0x036A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR406;       /* offset: 0x036C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR407;       /* offset: 0x036E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR408;       /* offset: 0x0370 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR409;       /* offset: 0x0372 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR410;       /* offset: 0x0374 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR411;       /* offset: 0x0376 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR412;       /* offset: 0x0378 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR413;       /* offset: 0x037A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR414;       /* offset: 0x037C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR415;       /* offset: 0x037E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR416;       /* offset: 0x0380 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR417;       /* offset: 0x0382 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR418;       /* offset: 0x0384 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR419;       /* offset: 0x0386 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR420;       /* offset: 0x0388 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR421;       /* offset: 0x038A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR422;       /* offset: 0x038C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR423;       /* offset: 0x038E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR424;       /* offset: 0x0390 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR425;       /* offset: 0x0392 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR426;       /* offset: 0x0394 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR427;       /* offset: 0x0396 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR428;       /* offset: 0x0398 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR429;       /* offset: 0x039A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR430;       /* offset: 0x039C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR431;       /* offset: 0x039E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR432;       /* offset: 0x03A0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR433;       /* offset: 0x03A2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR434;       /* offset: 0x03A4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR435;       /* offset: 0x03A6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR436;       /* offset: 0x03A8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR437;       /* offset: 0x03AA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR438;       /* offset: 0x03AC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR439;       /* offset: 0x03AE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR440;       /* offset: 0x03B0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR441;       /* offset: 0x03B2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR442;       /* offset: 0x03B4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR443;       /* offset: 0x03B6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR444;       /* offset: 0x03B8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR445;       /* offset: 0x03BA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR446;       /* offset: 0x03BC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR447;       /* offset: 0x03BE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR448;       /* offset: 0x03C0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR449;       /* offset: 0x03C2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR450;       /* offset: 0x03C4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR451;       /* offset: 0x03C6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR452;       /* offset: 0x03C8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR453;       /* offset: 0x03CA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR454;       /* offset: 0x03CC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR455;       /* offset: 0x03CE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR456;       /* offset: 0x03D0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR457;       /* offset: 0x03D2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR458;       /* offset: 0x03D4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR459;       /* offset: 0x03D6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR460;       /* offset: 0x03D8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR461;       /* offset: 0x03DA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR462;       /* offset: 0x03DC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR463;       /* offset: 0x03DE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR464;       /* offset: 0x03E0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR465;       /* offset: 0x03E2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR466;       /* offset: 0x03E4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR467;       /* offset: 0x03E6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR468;       /* offset: 0x03E8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR469;       /* offset: 0x03EA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR470;       /* offset: 0x03EC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR471;       /* offset: 0x03EE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR472;       /* offset: 0x03F0 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR473;       /* offset: 0x03F2 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR474;       /* offset: 0x03F4 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR475;       /* offset: 0x03F6 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR476;       /* offset: 0x03F8 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR477;       /* offset: 0x03FA size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR478;       /* offset: 0x03FC size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR479;       /* offset: 0x03FE size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR480;       /* offset: 0x0400 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR481;       /* offset: 0x0402 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR482;       /* offset: 0x0404 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR483;       /* offset: 0x0406 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR484;       /* offset: 0x0408 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR485;       /* offset: 0x040A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR486;       /* offset: 0x040C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR487;       /* offset: 0x040E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR488;       /* offset: 0x0410 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR489;       /* offset: 0x0412 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR490;       /* offset: 0x0414 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR491;       /* offset: 0x0416 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR492;       /* offset: 0x0418 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR493;       /* offset: 0x041A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR494;       /* offset: 0x041C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR495;       /* offset: 0x041E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR496;       /* offset: 0x0420 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR497;       /* offset: 0x0422 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR498;       /* offset: 0x0424 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR499;       /* offset: 0x0426 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR500;       /* offset: 0x0428 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR501;       /* offset: 0x042A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR502;       /* offset: 0x042C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR503;       /* offset: 0x042E size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR504;       /* offset: 0x0430 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR505;       /* offset: 0x0432 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR506;       /* offset: 0x0434 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR507;       /* offset: 0x0436 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR508;       /* offset: 0x0438 size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR509;       /* offset: 0x043A size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR510;       /* offset: 0x043C size: 16 bit */\r
+            SIUL_PCR_16B_tag PCR511;       /* offset: 0x043E size: 16 bit */\r
+         };\r
+\r
+      };\r
+      int8_t SIUL_reserved_0440_C[192];\r
+      union {\r
+                          /* PSMI - Pad Selection for Multiplexed Inputs */\r
+         SIUL_PSMI_32B_tag PSMI_32B[64];   /* offset: 0x0500  (0x0004 x 64) */\r
+\r
+                          /* PSMI - Pad Selection for Multiplexed Inputs */\r
+         SIUL_PSMI_8B_tag PSMI[256];       /* offset: 0x0500  (0x0001 x 256) */\r
+\r
+         struct {\r
+                          /* PSMI - Pad Selection for Multiplexed Inputs */\r
+            SIUL_PSMI_32B_tag PSMI0_3;     /* offset: 0x0500 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI4_7;     /* offset: 0x0504 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI8_11;    /* offset: 0x0508 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI12_15;   /* offset: 0x050C size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI16_19;   /* offset: 0x0510 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI20_23;   /* offset: 0x0514 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI24_27;   /* offset: 0x0518 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI28_31;   /* offset: 0x051C size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI32_35;   /* offset: 0x0520 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI36_39;   /* offset: 0x0524 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI40_43;   /* offset: 0x0528 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI44_47;   /* offset: 0x052C size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI48_51;   /* offset: 0x0530 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI52_55;   /* offset: 0x0534 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI56_59;   /* offset: 0x0538 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI60_63;   /* offset: 0x053C size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI64_67;   /* offset: 0x0540 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI68_71;   /* offset: 0x0544 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI72_75;   /* offset: 0x0548 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI76_79;   /* offset: 0x054C size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI80_83;   /* offset: 0x0550 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI84_87;   /* offset: 0x0554 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI88_91;   /* offset: 0x0558 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI92_95;   /* offset: 0x055C size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI96_99;   /* offset: 0x0560 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI100_103;  /* offset: 0x0564 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI104_107;  /* offset: 0x0568 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI108_111;  /* offset: 0x056C size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI112_115;  /* offset: 0x0570 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI116_119;  /* offset: 0x0574 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI120_123;  /* offset: 0x0578 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI124_127;  /* offset: 0x057C size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI128_131;  /* offset: 0x0580 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI132_135;  /* offset: 0x0584 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI136_139;  /* offset: 0x0588 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI140_143;  /* offset: 0x058C size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI144_147;  /* offset: 0x0590 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI148_151;  /* offset: 0x0594 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI152_155;  /* offset: 0x0598 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI156_159;  /* offset: 0x059C size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI160_163;  /* offset: 0x05A0 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI164_167;  /* offset: 0x05A4 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI168_171;  /* offset: 0x05A8 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI172_175;  /* offset: 0x05AC size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI176_179;  /* offset: 0x05B0 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI180_183;  /* offset: 0x05B4 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI184_187;  /* offset: 0x05B8 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI188_191;  /* offset: 0x05BC size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI192_195;  /* offset: 0x05C0 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI196_199;  /* offset: 0x05C4 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI200_203;  /* offset: 0x05C8 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI204_207;  /* offset: 0x05CC size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI208_211;  /* offset: 0x05D0 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI212_215;  /* offset: 0x05D4 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI216_219;  /* offset: 0x05D8 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI220_223;  /* offset: 0x05DC size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI224_227;  /* offset: 0x05E0 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI228_231;  /* offset: 0x05E4 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI232_235;  /* offset: 0x05E8 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI236_239;  /* offset: 0x05EC size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI240_243;  /* offset: 0x05F0 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI244_247;  /* offset: 0x05F4 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI248_251;  /* offset: 0x05F8 size: 32 bit */\r
+            SIUL_PSMI_32B_tag PSMI252_255;  /* offset: 0x05FC size: 32 bit */\r
+         };\r
+\r
+         struct {\r
+                          /* PSMI - Pad Selection for Multiplexed Inputs */\r
+            SIUL_PSMI_8B_tag PSMI0;        /* offset: 0x0500 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI1;        /* offset: 0x0501 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI2;        /* offset: 0x0502 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI3;        /* offset: 0x0503 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI4;        /* offset: 0x0504 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI5;        /* offset: 0x0505 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI6;        /* offset: 0x0506 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI7;        /* offset: 0x0507 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI8;        /* offset: 0x0508 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI9;        /* offset: 0x0509 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI10;       /* offset: 0x050A size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI11;       /* offset: 0x050B size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI12;       /* offset: 0x050C size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI13;       /* offset: 0x050D size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI14;       /* offset: 0x050E size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI15;       /* offset: 0x050F size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI16;       /* offset: 0x0510 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI17;       /* offset: 0x0511 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI18;       /* offset: 0x0512 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI19;       /* offset: 0x0513 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI20;       /* offset: 0x0514 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI21;       /* offset: 0x0515 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI22;       /* offset: 0x0516 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI23;       /* offset: 0x0517 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI24;       /* offset: 0x0518 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI25;       /* offset: 0x0519 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI26;       /* offset: 0x051A size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI27;       /* offset: 0x051B size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI28;       /* offset: 0x051C size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI29;       /* offset: 0x051D size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI30;       /* offset: 0x051E size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI31;       /* offset: 0x051F size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI32;       /* offset: 0x0520 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI33;       /* offset: 0x0521 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI34;       /* offset: 0x0522 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI35;       /* offset: 0x0523 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI36;       /* offset: 0x0524 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI37;       /* offset: 0x0525 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI38;       /* offset: 0x0526 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI39;       /* offset: 0x0527 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI40;       /* offset: 0x0528 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI41;       /* offset: 0x0529 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI42;       /* offset: 0x052A size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI43;       /* offset: 0x052B size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI44;       /* offset: 0x052C size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI45;       /* offset: 0x052D size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI46;       /* offset: 0x052E size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI47;       /* offset: 0x052F size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI48;       /* offset: 0x0530 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI49;       /* offset: 0x0531 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI50;       /* offset: 0x0532 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI51;       /* offset: 0x0533 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI52;       /* offset: 0x0534 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI53;       /* offset: 0x0535 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI54;       /* offset: 0x0536 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI55;       /* offset: 0x0537 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI56;       /* offset: 0x0538 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI57;       /* offset: 0x0539 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI58;       /* offset: 0x053A size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI59;       /* offset: 0x053B size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI60;       /* offset: 0x053C size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI61;       /* offset: 0x053D size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI62;       /* offset: 0x053E size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI63;       /* offset: 0x053F size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI64;       /* offset: 0x0540 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI65;       /* offset: 0x0541 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI66;       /* offset: 0x0542 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI67;       /* offset: 0x0543 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI68;       /* offset: 0x0544 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI69;       /* offset: 0x0545 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI70;       /* offset: 0x0546 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI71;       /* offset: 0x0547 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI72;       /* offset: 0x0548 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI73;       /* offset: 0x0549 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI74;       /* offset: 0x054A size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI75;       /* offset: 0x054B size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI76;       /* offset: 0x054C size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI77;       /* offset: 0x054D size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI78;       /* offset: 0x054E size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI79;       /* offset: 0x054F size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI80;       /* offset: 0x0550 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI81;       /* offset: 0x0551 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI82;       /* offset: 0x0552 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI83;       /* offset: 0x0553 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI84;       /* offset: 0x0554 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI85;       /* offset: 0x0555 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI86;       /* offset: 0x0556 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI87;       /* offset: 0x0557 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI88;       /* offset: 0x0558 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI89;       /* offset: 0x0559 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI90;       /* offset: 0x055A size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI91;       /* offset: 0x055B size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI92;       /* offset: 0x055C size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI93;       /* offset: 0x055D size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI94;       /* offset: 0x055E size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI95;       /* offset: 0x055F size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI96;       /* offset: 0x0560 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI97;       /* offset: 0x0561 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI98;       /* offset: 0x0562 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI99;       /* offset: 0x0563 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI100;      /* offset: 0x0564 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI101;      /* offset: 0x0565 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI102;      /* offset: 0x0566 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI103;      /* offset: 0x0567 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI104;      /* offset: 0x0568 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI105;      /* offset: 0x0569 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI106;      /* offset: 0x056A size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI107;      /* offset: 0x056B size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI108;      /* offset: 0x056C size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI109;      /* offset: 0x056D size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI110;      /* offset: 0x056E size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI111;      /* offset: 0x056F size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI112;      /* offset: 0x0570 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI113;      /* offset: 0x0571 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI114;      /* offset: 0x0572 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI115;      /* offset: 0x0573 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI116;      /* offset: 0x0574 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI117;      /* offset: 0x0575 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI118;      /* offset: 0x0576 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI119;      /* offset: 0x0577 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI120;      /* offset: 0x0578 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI121;      /* offset: 0x0579 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI122;      /* offset: 0x057A size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI123;      /* offset: 0x057B size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI124;      /* offset: 0x057C size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI125;      /* offset: 0x057D size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI126;      /* offset: 0x057E size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI127;      /* offset: 0x057F size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI128;      /* offset: 0x0580 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI129;      /* offset: 0x0581 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI130;      /* offset: 0x0582 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI131;      /* offset: 0x0583 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI132;      /* offset: 0x0584 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI133;      /* offset: 0x0585 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI134;      /* offset: 0x0586 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI135;      /* offset: 0x0587 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI136;      /* offset: 0x0588 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI137;      /* offset: 0x0589 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI138;      /* offset: 0x058A size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI139;      /* offset: 0x058B size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI140;      /* offset: 0x058C size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI141;      /* offset: 0x058D size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI142;      /* offset: 0x058E size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI143;      /* offset: 0x058F size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI144;      /* offset: 0x0590 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI145;      /* offset: 0x0591 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI146;      /* offset: 0x0592 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI147;      /* offset: 0x0593 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI148;      /* offset: 0x0594 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI149;      /* offset: 0x0595 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI150;      /* offset: 0x0596 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI151;      /* offset: 0x0597 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI152;      /* offset: 0x0598 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI153;      /* offset: 0x0599 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI154;      /* offset: 0x059A size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI155;      /* offset: 0x059B size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI156;      /* offset: 0x059C size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI157;      /* offset: 0x059D size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI158;      /* offset: 0x059E size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI159;      /* offset: 0x059F size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI160;      /* offset: 0x05A0 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI161;      /* offset: 0x05A1 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI162;      /* offset: 0x05A2 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI163;      /* offset: 0x05A3 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI164;      /* offset: 0x05A4 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI165;      /* offset: 0x05A5 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI166;      /* offset: 0x05A6 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI167;      /* offset: 0x05A7 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI168;      /* offset: 0x05A8 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI169;      /* offset: 0x05A9 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI170;      /* offset: 0x05AA size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI171;      /* offset: 0x05AB size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI172;      /* offset: 0x05AC size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI173;      /* offset: 0x05AD size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI174;      /* offset: 0x05AE size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI175;      /* offset: 0x05AF size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI176;      /* offset: 0x05B0 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI177;      /* offset: 0x05B1 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI178;      /* offset: 0x05B2 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI179;      /* offset: 0x05B3 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI180;      /* offset: 0x05B4 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI181;      /* offset: 0x05B5 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI182;      /* offset: 0x05B6 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI183;      /* offset: 0x05B7 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI184;      /* offset: 0x05B8 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI185;      /* offset: 0x05B9 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI186;      /* offset: 0x05BA size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI187;      /* offset: 0x05BB size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI188;      /* offset: 0x05BC size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI189;      /* offset: 0x05BD size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI190;      /* offset: 0x05BE size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI191;      /* offset: 0x05BF size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI192;      /* offset: 0x05C0 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI193;      /* offset: 0x05C1 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI194;      /* offset: 0x05C2 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI195;      /* offset: 0x05C3 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI196;      /* offset: 0x05C4 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI197;      /* offset: 0x05C5 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI198;      /* offset: 0x05C6 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI199;      /* offset: 0x05C7 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI200;      /* offset: 0x05C8 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI201;      /* offset: 0x05C9 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI202;      /* offset: 0x05CA size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI203;      /* offset: 0x05CB size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI204;      /* offset: 0x05CC size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI205;      /* offset: 0x05CD size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI206;      /* offset: 0x05CE size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI207;      /* offset: 0x05CF size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI208;      /* offset: 0x05D0 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI209;      /* offset: 0x05D1 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI210;      /* offset: 0x05D2 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI211;      /* offset: 0x05D3 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI212;      /* offset: 0x05D4 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI213;      /* offset: 0x05D5 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI214;      /* offset: 0x05D6 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI215;      /* offset: 0x05D7 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI216;      /* offset: 0x05D8 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI217;      /* offset: 0x05D9 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI218;      /* offset: 0x05DA size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI219;      /* offset: 0x05DB size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI220;      /* offset: 0x05DC size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI221;      /* offset: 0x05DD size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI222;      /* offset: 0x05DE size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI223;      /* offset: 0x05DF size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI224;      /* offset: 0x05E0 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI225;      /* offset: 0x05E1 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI226;      /* offset: 0x05E2 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI227;      /* offset: 0x05E3 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI228;      /* offset: 0x05E4 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI229;      /* offset: 0x05E5 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI230;      /* offset: 0x05E6 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI231;      /* offset: 0x05E7 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI232;      /* offset: 0x05E8 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI233;      /* offset: 0x05E9 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI234;      /* offset: 0x05EA size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI235;      /* offset: 0x05EB size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI236;      /* offset: 0x05EC size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI237;      /* offset: 0x05ED size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI238;      /* offset: 0x05EE size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI239;      /* offset: 0x05EF size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI240;      /* offset: 0x05F0 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI241;      /* offset: 0x05F1 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI242;      /* offset: 0x05F2 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI243;      /* offset: 0x05F3 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI244;      /* offset: 0x05F4 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI245;      /* offset: 0x05F5 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI246;      /* offset: 0x05F6 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI247;      /* offset: 0x05F7 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI248;      /* offset: 0x05F8 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI249;      /* offset: 0x05F9 size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI250;      /* offset: 0x05FA size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI251;      /* offset: 0x05FB size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI252;      /* offset: 0x05FC size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI253;      /* offset: 0x05FD size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI254;      /* offset: 0x05FE size: 8 bit */\r
+            SIUL_PSMI_8B_tag PSMI255;      /* offset: 0x05FF size: 8 bit */\r
+         };\r
+\r
+      };\r
+      union {\r
+                                 /* GPDO - GPIO Pad Data Output Register */\r
+         SIUL_GPDO_32B_tag GPDO_32B[128];  /* offset: 0x0600  (0x0004 x 128) */\r
+\r
+                                 /* GPDO - GPIO Pad Data Output Register */\r
+         SIUL_GPDO_8B_tag GPDO[512];       /* offset: 0x0600  (0x0001 x 512) */\r
+\r
+         struct {\r
+                                 /* GPDO - GPIO Pad Data Output Register */\r
+            SIUL_GPDO_32B_tag GPDO0_3;     /* offset: 0x0600 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO4_7;     /* offset: 0x0604 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO8_11;    /* offset: 0x0608 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO12_15;   /* offset: 0x060C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO16_19;   /* offset: 0x0610 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO20_23;   /* offset: 0x0614 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO24_27;   /* offset: 0x0618 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO28_31;   /* offset: 0x061C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO32_35;   /* offset: 0x0620 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO36_39;   /* offset: 0x0624 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO40_43;   /* offset: 0x0628 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO44_47;   /* offset: 0x062C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO48_51;   /* offset: 0x0630 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO52_55;   /* offset: 0x0634 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO56_59;   /* offset: 0x0638 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO60_63;   /* offset: 0x063C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO64_67;   /* offset: 0x0640 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO68_71;   /* offset: 0x0644 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO72_75;   /* offset: 0x0648 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO76_79;   /* offset: 0x064C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO80_83;   /* offset: 0x0650 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO84_87;   /* offset: 0x0654 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO88_91;   /* offset: 0x0658 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO92_95;   /* offset: 0x065C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO96_99;   /* offset: 0x0660 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO100_103;  /* offset: 0x0664 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO104_107;  /* offset: 0x0668 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO108_111;  /* offset: 0x066C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO112_115;  /* offset: 0x0670 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO116_119;  /* offset: 0x0674 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO120_123;  /* offset: 0x0678 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO124_127;  /* offset: 0x067C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO128_131;  /* offset: 0x0680 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO132_135;  /* offset: 0x0684 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO136_139;  /* offset: 0x0688 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO140_143;  /* offset: 0x068C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO144_147;  /* offset: 0x0690 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO148_151;  /* offset: 0x0694 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO152_155;  /* offset: 0x0698 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO156_159;  /* offset: 0x069C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO160_163;  /* offset: 0x06A0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO164_167;  /* offset: 0x06A4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO168_171;  /* offset: 0x06A8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO172_175;  /* offset: 0x06AC size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO176_179;  /* offset: 0x06B0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO180_183;  /* offset: 0x06B4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO184_187;  /* offset: 0x06B8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO188_191;  /* offset: 0x06BC size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO192_195;  /* offset: 0x06C0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO196_199;  /* offset: 0x06C4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO200_203;  /* offset: 0x06C8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO204_207;  /* offset: 0x06CC size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO208_211;  /* offset: 0x06D0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO212_215;  /* offset: 0x06D4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO216_219;  /* offset: 0x06D8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO220_223;  /* offset: 0x06DC size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO224_227;  /* offset: 0x06E0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO228_231;  /* offset: 0x06E4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO232_235;  /* offset: 0x06E8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO236_239;  /* offset: 0x06EC size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO240_243;  /* offset: 0x06F0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO244_247;  /* offset: 0x06F4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO248_251;  /* offset: 0x06F8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO252_255;  /* offset: 0x06FC size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO256_259;  /* offset: 0x0700 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO260_263;  /* offset: 0x0704 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO264_267;  /* offset: 0x0708 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO268_271;  /* offset: 0x070C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO272_275;  /* offset: 0x0710 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO276_279;  /* offset: 0x0714 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO280_283;  /* offset: 0x0718 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO284_287;  /* offset: 0x071C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO288_291;  /* offset: 0x0720 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO292_295;  /* offset: 0x0724 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO296_299;  /* offset: 0x0728 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO300_303;  /* offset: 0x072C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO304_307;  /* offset: 0x0730 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO308_311;  /* offset: 0x0734 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO312_315;  /* offset: 0x0738 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO316_319;  /* offset: 0x073C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO320_323;  /* offset: 0x0740 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO324_327;  /* offset: 0x0744 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO328_331;  /* offset: 0x0748 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO332_335;  /* offset: 0x074C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO336_339;  /* offset: 0x0750 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO340_343;  /* offset: 0x0754 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO344_347;  /* offset: 0x0758 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO348_351;  /* offset: 0x075C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO352_355;  /* offset: 0x0760 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO356_359;  /* offset: 0x0764 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO360_363;  /* offset: 0x0768 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO364_367;  /* offset: 0x076C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO368_371;  /* offset: 0x0770 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO372_375;  /* offset: 0x0774 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO376_379;  /* offset: 0x0778 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO380_383;  /* offset: 0x077C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO384_387;  /* offset: 0x0780 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO388_391;  /* offset: 0x0784 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO392_395;  /* offset: 0x0788 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO396_399;  /* offset: 0x078C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO400_403;  /* offset: 0x0790 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO404_407;  /* offset: 0x0794 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO408_411;  /* offset: 0x0798 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO412_415;  /* offset: 0x079C size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO416_419;  /* offset: 0x07A0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO420_423;  /* offset: 0x07A4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO424_427;  /* offset: 0x07A8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO428_431;  /* offset: 0x07AC size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO432_435;  /* offset: 0x07B0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO436_439;  /* offset: 0x07B4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO440_443;  /* offset: 0x07B8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO444_447;  /* offset: 0x07BC size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO448_451;  /* offset: 0x07C0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO452_455;  /* offset: 0x07C4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO456_459;  /* offset: 0x07C8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO460_463;  /* offset: 0x07CC size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO464_467;  /* offset: 0x07D0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO468_471;  /* offset: 0x07D4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO472_475;  /* offset: 0x07D8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO476_479;  /* offset: 0x07DC size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO480_483;  /* offset: 0x07E0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO484_487;  /* offset: 0x07E4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO488_491;  /* offset: 0x07E8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO492_495;  /* offset: 0x07EC size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO496_499;  /* offset: 0x07F0 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO500_503;  /* offset: 0x07F4 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO504_507;  /* offset: 0x07F8 size: 32 bit */\r
+            SIUL_GPDO_32B_tag GPDO508_511;  /* offset: 0x07FC size: 32 bit */\r
+         };\r
+\r
+         struct {\r
+                                 /* GPDO - GPIO Pad Data Output Register */\r
+            SIUL_GPDO_8B_tag GPDO0;        /* offset: 0x0600 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO1;        /* offset: 0x0601 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO2;        /* offset: 0x0602 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO3;        /* offset: 0x0603 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO4;        /* offset: 0x0604 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO5;        /* offset: 0x0605 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO6;        /* offset: 0x0606 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO7;        /* offset: 0x0607 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO8;        /* offset: 0x0608 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO9;        /* offset: 0x0609 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO10;       /* offset: 0x060A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO11;       /* offset: 0x060B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO12;       /* offset: 0x060C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO13;       /* offset: 0x060D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO14;       /* offset: 0x060E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO15;       /* offset: 0x060F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO16;       /* offset: 0x0610 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO17;       /* offset: 0x0611 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO18;       /* offset: 0x0612 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO19;       /* offset: 0x0613 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO20;       /* offset: 0x0614 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO21;       /* offset: 0x0615 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO22;       /* offset: 0x0616 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO23;       /* offset: 0x0617 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO24;       /* offset: 0x0618 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO25;       /* offset: 0x0619 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO26;       /* offset: 0x061A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO27;       /* offset: 0x061B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO28;       /* offset: 0x061C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO29;       /* offset: 0x061D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO30;       /* offset: 0x061E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO31;       /* offset: 0x061F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO32;       /* offset: 0x0620 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO33;       /* offset: 0x0621 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO34;       /* offset: 0x0622 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO35;       /* offset: 0x0623 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO36;       /* offset: 0x0624 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO37;       /* offset: 0x0625 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO38;       /* offset: 0x0626 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO39;       /* offset: 0x0627 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO40;       /* offset: 0x0628 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO41;       /* offset: 0x0629 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO42;       /* offset: 0x062A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO43;       /* offset: 0x062B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO44;       /* offset: 0x062C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO45;       /* offset: 0x062D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO46;       /* offset: 0x062E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO47;       /* offset: 0x062F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO48;       /* offset: 0x0630 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO49;       /* offset: 0x0631 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO50;       /* offset: 0x0632 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO51;       /* offset: 0x0633 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO52;       /* offset: 0x0634 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO53;       /* offset: 0x0635 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO54;       /* offset: 0x0636 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO55;       /* offset: 0x0637 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO56;       /* offset: 0x0638 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO57;       /* offset: 0x0639 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO58;       /* offset: 0x063A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO59;       /* offset: 0x063B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO60;       /* offset: 0x063C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO61;       /* offset: 0x063D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO62;       /* offset: 0x063E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO63;       /* offset: 0x063F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO64;       /* offset: 0x0640 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO65;       /* offset: 0x0641 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO66;       /* offset: 0x0642 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO67;       /* offset: 0x0643 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO68;       /* offset: 0x0644 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO69;       /* offset: 0x0645 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO70;       /* offset: 0x0646 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO71;       /* offset: 0x0647 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO72;       /* offset: 0x0648 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO73;       /* offset: 0x0649 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO74;       /* offset: 0x064A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO75;       /* offset: 0x064B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO76;       /* offset: 0x064C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO77;       /* offset: 0x064D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO78;       /* offset: 0x064E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO79;       /* offset: 0x064F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO80;       /* offset: 0x0650 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO81;       /* offset: 0x0651 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO82;       /* offset: 0x0652 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO83;       /* offset: 0x0653 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO84;       /* offset: 0x0654 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO85;       /* offset: 0x0655 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO86;       /* offset: 0x0656 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO87;       /* offset: 0x0657 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO88;       /* offset: 0x0658 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO89;       /* offset: 0x0659 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO90;       /* offset: 0x065A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO91;       /* offset: 0x065B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO92;       /* offset: 0x065C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO93;       /* offset: 0x065D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO94;       /* offset: 0x065E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO95;       /* offset: 0x065F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO96;       /* offset: 0x0660 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO97;       /* offset: 0x0661 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO98;       /* offset: 0x0662 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO99;       /* offset: 0x0663 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO100;      /* offset: 0x0664 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO101;      /* offset: 0x0665 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO102;      /* offset: 0x0666 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO103;      /* offset: 0x0667 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO104;      /* offset: 0x0668 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO105;      /* offset: 0x0669 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO106;      /* offset: 0x066A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO107;      /* offset: 0x066B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO108;      /* offset: 0x066C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO109;      /* offset: 0x066D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO110;      /* offset: 0x066E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO111;      /* offset: 0x066F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO112;      /* offset: 0x0670 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO113;      /* offset: 0x0671 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO114;      /* offset: 0x0672 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO115;      /* offset: 0x0673 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO116;      /* offset: 0x0674 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO117;      /* offset: 0x0675 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO118;      /* offset: 0x0676 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO119;      /* offset: 0x0677 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO120;      /* offset: 0x0678 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO121;      /* offset: 0x0679 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO122;      /* offset: 0x067A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO123;      /* offset: 0x067B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO124;      /* offset: 0x067C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO125;      /* offset: 0x067D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO126;      /* offset: 0x067E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO127;      /* offset: 0x067F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO128;      /* offset: 0x0680 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO129;      /* offset: 0x0681 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO130;      /* offset: 0x0682 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO131;      /* offset: 0x0683 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO132;      /* offset: 0x0684 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO133;      /* offset: 0x0685 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO134;      /* offset: 0x0686 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO135;      /* offset: 0x0687 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO136;      /* offset: 0x0688 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO137;      /* offset: 0x0689 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO138;      /* offset: 0x068A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO139;      /* offset: 0x068B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO140;      /* offset: 0x068C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO141;      /* offset: 0x068D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO142;      /* offset: 0x068E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO143;      /* offset: 0x068F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO144;      /* offset: 0x0690 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO145;      /* offset: 0x0691 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO146;      /* offset: 0x0692 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO147;      /* offset: 0x0693 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO148;      /* offset: 0x0694 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO149;      /* offset: 0x0695 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO150;      /* offset: 0x0696 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO151;      /* offset: 0x0697 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO152;      /* offset: 0x0698 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO153;      /* offset: 0x0699 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO154;      /* offset: 0x069A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO155;      /* offset: 0x069B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO156;      /* offset: 0x069C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO157;      /* offset: 0x069D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO158;      /* offset: 0x069E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO159;      /* offset: 0x069F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO160;      /* offset: 0x06A0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO161;      /* offset: 0x06A1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO162;      /* offset: 0x06A2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO163;      /* offset: 0x06A3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO164;      /* offset: 0x06A4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO165;      /* offset: 0x06A5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO166;      /* offset: 0x06A6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO167;      /* offset: 0x06A7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO168;      /* offset: 0x06A8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO169;      /* offset: 0x06A9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO170;      /* offset: 0x06AA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO171;      /* offset: 0x06AB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO172;      /* offset: 0x06AC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO173;      /* offset: 0x06AD size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO174;      /* offset: 0x06AE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO175;      /* offset: 0x06AF size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO176;      /* offset: 0x06B0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO177;      /* offset: 0x06B1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO178;      /* offset: 0x06B2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO179;      /* offset: 0x06B3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO180;      /* offset: 0x06B4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO181;      /* offset: 0x06B5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO182;      /* offset: 0x06B6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO183;      /* offset: 0x06B7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO184;      /* offset: 0x06B8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO185;      /* offset: 0x06B9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO186;      /* offset: 0x06BA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO187;      /* offset: 0x06BB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO188;      /* offset: 0x06BC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO189;      /* offset: 0x06BD size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO190;      /* offset: 0x06BE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO191;      /* offset: 0x06BF size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO192;      /* offset: 0x06C0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO193;      /* offset: 0x06C1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO194;      /* offset: 0x06C2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO195;      /* offset: 0x06C3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO196;      /* offset: 0x06C4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO197;      /* offset: 0x06C5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO198;      /* offset: 0x06C6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO199;      /* offset: 0x06C7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO200;      /* offset: 0x06C8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO201;      /* offset: 0x06C9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO202;      /* offset: 0x06CA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO203;      /* offset: 0x06CB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO204;      /* offset: 0x06CC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO205;      /* offset: 0x06CD size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO206;      /* offset: 0x06CE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO207;      /* offset: 0x06CF size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO208;      /* offset: 0x06D0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO209;      /* offset: 0x06D1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO210;      /* offset: 0x06D2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO211;      /* offset: 0x06D3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO212;      /* offset: 0x06D4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO213;      /* offset: 0x06D5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO214;      /* offset: 0x06D6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO215;      /* offset: 0x06D7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO216;      /* offset: 0x06D8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO217;      /* offset: 0x06D9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO218;      /* offset: 0x06DA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO219;      /* offset: 0x06DB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO220;      /* offset: 0x06DC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO221;      /* offset: 0x06DD size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO222;      /* offset: 0x06DE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO223;      /* offset: 0x06DF size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO224;      /* offset: 0x06E0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO225;      /* offset: 0x06E1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO226;      /* offset: 0x06E2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO227;      /* offset: 0x06E3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO228;      /* offset: 0x06E4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO229;      /* offset: 0x06E5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO230;      /* offset: 0x06E6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO231;      /* offset: 0x06E7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO232;      /* offset: 0x06E8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO233;      /* offset: 0x06E9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO234;      /* offset: 0x06EA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO235;      /* offset: 0x06EB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO236;      /* offset: 0x06EC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO237;      /* offset: 0x06ED size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO238;      /* offset: 0x06EE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO239;      /* offset: 0x06EF size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO240;      /* offset: 0x06F0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO241;      /* offset: 0x06F1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO242;      /* offset: 0x06F2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO243;      /* offset: 0x06F3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO244;      /* offset: 0x06F4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO245;      /* offset: 0x06F5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO246;      /* offset: 0x06F6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO247;      /* offset: 0x06F7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO248;      /* offset: 0x06F8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO249;      /* offset: 0x06F9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO250;      /* offset: 0x06FA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO251;      /* offset: 0x06FB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO252;      /* offset: 0x06FC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO253;      /* offset: 0x06FD size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO254;      /* offset: 0x06FE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO255;      /* offset: 0x06FF size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO256;      /* offset: 0x0700 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO257;      /* offset: 0x0701 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO258;      /* offset: 0x0702 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO259;      /* offset: 0x0703 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO260;      /* offset: 0x0704 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO261;      /* offset: 0x0705 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO262;      /* offset: 0x0706 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO263;      /* offset: 0x0707 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO264;      /* offset: 0x0708 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO265;      /* offset: 0x0709 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO266;      /* offset: 0x070A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO267;      /* offset: 0x070B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO268;      /* offset: 0x070C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO269;      /* offset: 0x070D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO270;      /* offset: 0x070E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO271;      /* offset: 0x070F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO272;      /* offset: 0x0710 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO273;      /* offset: 0x0711 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO274;      /* offset: 0x0712 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO275;      /* offset: 0x0713 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO276;      /* offset: 0x0714 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO277;      /* offset: 0x0715 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO278;      /* offset: 0x0716 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO279;      /* offset: 0x0717 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO280;      /* offset: 0x0718 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO281;      /* offset: 0x0719 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO282;      /* offset: 0x071A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO283;      /* offset: 0x071B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO284;      /* offset: 0x071C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO285;      /* offset: 0x071D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO286;      /* offset: 0x071E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO287;      /* offset: 0x071F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO288;      /* offset: 0x0720 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO289;      /* offset: 0x0721 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO290;      /* offset: 0x0722 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO291;      /* offset: 0x0723 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO292;      /* offset: 0x0724 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO293;      /* offset: 0x0725 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO294;      /* offset: 0x0726 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO295;      /* offset: 0x0727 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO296;      /* offset: 0x0728 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO297;      /* offset: 0x0729 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO298;      /* offset: 0x072A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO299;      /* offset: 0x072B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO300;      /* offset: 0x072C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO301;      /* offset: 0x072D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO302;      /* offset: 0x072E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO303;      /* offset: 0x072F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO304;      /* offset: 0x0730 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO305;      /* offset: 0x0731 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO306;      /* offset: 0x0732 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO307;      /* offset: 0x0733 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO308;      /* offset: 0x0734 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO309;      /* offset: 0x0735 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO310;      /* offset: 0x0736 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO311;      /* offset: 0x0737 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO312;      /* offset: 0x0738 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO313;      /* offset: 0x0739 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO314;      /* offset: 0x073A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO315;      /* offset: 0x073B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO316;      /* offset: 0x073C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO317;      /* offset: 0x073D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO318;      /* offset: 0x073E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO319;      /* offset: 0x073F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO320;      /* offset: 0x0740 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO321;      /* offset: 0x0741 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO322;      /* offset: 0x0742 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO323;      /* offset: 0x0743 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO324;      /* offset: 0x0744 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO325;      /* offset: 0x0745 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO326;      /* offset: 0x0746 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO327;      /* offset: 0x0747 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO328;      /* offset: 0x0748 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO329;      /* offset: 0x0749 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO330;      /* offset: 0x074A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO331;      /* offset: 0x074B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO332;      /* offset: 0x074C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO333;      /* offset: 0x074D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO334;      /* offset: 0x074E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO335;      /* offset: 0x074F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO336;      /* offset: 0x0750 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO337;      /* offset: 0x0751 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO338;      /* offset: 0x0752 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO339;      /* offset: 0x0753 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO340;      /* offset: 0x0754 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO341;      /* offset: 0x0755 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO342;      /* offset: 0x0756 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO343;      /* offset: 0x0757 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO344;      /* offset: 0x0758 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO345;      /* offset: 0x0759 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO346;      /* offset: 0x075A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO347;      /* offset: 0x075B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO348;      /* offset: 0x075C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO349;      /* offset: 0x075D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO350;      /* offset: 0x075E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO351;      /* offset: 0x075F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO352;      /* offset: 0x0760 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO353;      /* offset: 0x0761 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO354;      /* offset: 0x0762 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO355;      /* offset: 0x0763 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO356;      /* offset: 0x0764 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO357;      /* offset: 0x0765 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO358;      /* offset: 0x0766 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO359;      /* offset: 0x0767 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO360;      /* offset: 0x0768 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO361;      /* offset: 0x0769 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO362;      /* offset: 0x076A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO363;      /* offset: 0x076B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO364;      /* offset: 0x076C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO365;      /* offset: 0x076D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO366;      /* offset: 0x076E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO367;      /* offset: 0x076F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO368;      /* offset: 0x0770 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO369;      /* offset: 0x0771 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO370;      /* offset: 0x0772 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO371;      /* offset: 0x0773 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO372;      /* offset: 0x0774 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO373;      /* offset: 0x0775 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO374;      /* offset: 0x0776 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO375;      /* offset: 0x0777 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO376;      /* offset: 0x0778 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO377;      /* offset: 0x0779 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO378;      /* offset: 0x077A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO379;      /* offset: 0x077B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO380;      /* offset: 0x077C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO381;      /* offset: 0x077D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO382;      /* offset: 0x077E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO383;      /* offset: 0x077F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO384;      /* offset: 0x0780 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO385;      /* offset: 0x0781 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO386;      /* offset: 0x0782 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO387;      /* offset: 0x0783 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO388;      /* offset: 0x0784 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO389;      /* offset: 0x0785 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO390;      /* offset: 0x0786 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO391;      /* offset: 0x0787 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO392;      /* offset: 0x0788 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO393;      /* offset: 0x0789 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO394;      /* offset: 0x078A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO395;      /* offset: 0x078B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO396;      /* offset: 0x078C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO397;      /* offset: 0x078D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO398;      /* offset: 0x078E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO399;      /* offset: 0x078F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO400;      /* offset: 0x0790 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO401;      /* offset: 0x0791 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO402;      /* offset: 0x0792 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO403;      /* offset: 0x0793 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO404;      /* offset: 0x0794 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO405;      /* offset: 0x0795 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO406;      /* offset: 0x0796 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO407;      /* offset: 0x0797 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO408;      /* offset: 0x0798 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO409;      /* offset: 0x0799 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO410;      /* offset: 0x079A size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO411;      /* offset: 0x079B size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO412;      /* offset: 0x079C size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO413;      /* offset: 0x079D size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO414;      /* offset: 0x079E size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO415;      /* offset: 0x079F size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO416;      /* offset: 0x07A0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO417;      /* offset: 0x07A1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO418;      /* offset: 0x07A2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO419;      /* offset: 0x07A3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO420;      /* offset: 0x07A4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO421;      /* offset: 0x07A5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO422;      /* offset: 0x07A6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO423;      /* offset: 0x07A7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO424;      /* offset: 0x07A8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO425;      /* offset: 0x07A9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO426;      /* offset: 0x07AA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO427;      /* offset: 0x07AB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO428;      /* offset: 0x07AC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO429;      /* offset: 0x07AD size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO430;      /* offset: 0x07AE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO431;      /* offset: 0x07AF size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO432;      /* offset: 0x07B0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO433;      /* offset: 0x07B1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO434;      /* offset: 0x07B2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO435;      /* offset: 0x07B3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO436;      /* offset: 0x07B4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO437;      /* offset: 0x07B5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO438;      /* offset: 0x07B6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO439;      /* offset: 0x07B7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO440;      /* offset: 0x07B8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO441;      /* offset: 0x07B9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO442;      /* offset: 0x07BA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO443;      /* offset: 0x07BB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO444;      /* offset: 0x07BC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO445;      /* offset: 0x07BD size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO446;      /* offset: 0x07BE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO447;      /* offset: 0x07BF size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO448;      /* offset: 0x07C0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO449;      /* offset: 0x07C1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO450;      /* offset: 0x07C2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO451;      /* offset: 0x07C3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO452;      /* offset: 0x07C4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO453;      /* offset: 0x07C5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO454;      /* offset: 0x07C6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO455;      /* offset: 0x07C7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO456;      /* offset: 0x07C8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO457;      /* offset: 0x07C9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO458;      /* offset: 0x07CA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO459;      /* offset: 0x07CB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO460;      /* offset: 0x07CC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO461;      /* offset: 0x07CD size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO462;      /* offset: 0x07CE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO463;      /* offset: 0x07CF size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO464;      /* offset: 0x07D0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO465;      /* offset: 0x07D1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO466;      /* offset: 0x07D2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO467;      /* offset: 0x07D3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO468;      /* offset: 0x07D4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO469;      /* offset: 0x07D5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO470;      /* offset: 0x07D6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO471;      /* offset: 0x07D7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO472;      /* offset: 0x07D8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO473;      /* offset: 0x07D9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO474;      /* offset: 0x07DA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO475;      /* offset: 0x07DB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO476;      /* offset: 0x07DC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO477;      /* offset: 0x07DD size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO478;      /* offset: 0x07DE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO479;      /* offset: 0x07DF size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO480;      /* offset: 0x07E0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO481;      /* offset: 0x07E1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO482;      /* offset: 0x07E2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO483;      /* offset: 0x07E3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO484;      /* offset: 0x07E4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO485;      /* offset: 0x07E5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO486;      /* offset: 0x07E6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO487;      /* offset: 0x07E7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO488;      /* offset: 0x07E8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO489;      /* offset: 0x07E9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO490;      /* offset: 0x07EA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO491;      /* offset: 0x07EB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO492;      /* offset: 0x07EC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO493;      /* offset: 0x07ED size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO494;      /* offset: 0x07EE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO495;      /* offset: 0x07EF size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO496;      /* offset: 0x07F0 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO497;      /* offset: 0x07F1 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO498;      /* offset: 0x07F2 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO499;      /* offset: 0x07F3 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO500;      /* offset: 0x07F4 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO501;      /* offset: 0x07F5 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO502;      /* offset: 0x07F6 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO503;      /* offset: 0x07F7 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO504;      /* offset: 0x07F8 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO505;      /* offset: 0x07F9 size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO506;      /* offset: 0x07FA size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO507;      /* offset: 0x07FB size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO508;      /* offset: 0x07FC size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO509;      /* offset: 0x07FD size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO510;      /* offset: 0x07FE size: 8 bit */\r
+            SIUL_GPDO_8B_tag GPDO511;      /* offset: 0x07FF size: 8 bit */\r
+         };\r
+\r
+      };\r
+      union {\r
+                                  /* GPDI - GPIO Pad Data Input Register */\r
+         SIUL_GPDI_32B_tag GPDI_32B[128];  /* offset: 0x0800  (0x0004 x 128) */\r
+\r
+                                  /* GPDI - GPIO Pad Data Input Register */\r
+         SIUL_GPDI_8B_tag GPDI[512];       /* offset: 0x0800  (0x0001 x 512) */\r
+\r
+         struct {\r
+                                  /* GPDI - GPIO Pad Data Input Register */\r
+            SIUL_GPDI_32B_tag GPDI0_3;     /* offset: 0x0800 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI4_7;     /* offset: 0x0804 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI8_11;    /* offset: 0x0808 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI12_15;   /* offset: 0x080C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI16_19;   /* offset: 0x0810 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI20_23;   /* offset: 0x0814 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI24_27;   /* offset: 0x0818 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI28_31;   /* offset: 0x081C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI32_35;   /* offset: 0x0820 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI36_39;   /* offset: 0x0824 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI40_43;   /* offset: 0x0828 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI44_47;   /* offset: 0x082C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI48_51;   /* offset: 0x0830 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI52_55;   /* offset: 0x0834 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI56_59;   /* offset: 0x0838 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI60_63;   /* offset: 0x083C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI64_67;   /* offset: 0x0840 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI68_71;   /* offset: 0x0844 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI72_75;   /* offset: 0x0848 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI76_79;   /* offset: 0x084C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI80_83;   /* offset: 0x0850 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI84_87;   /* offset: 0x0854 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI88_91;   /* offset: 0x0858 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI92_95;   /* offset: 0x085C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI96_99;   /* offset: 0x0860 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI100_103;  /* offset: 0x0864 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI104_107;  /* offset: 0x0868 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI108_111;  /* offset: 0x086C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI112_115;  /* offset: 0x0870 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI116_119;  /* offset: 0x0874 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI120_123;  /* offset: 0x0878 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI124_127;  /* offset: 0x087C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI128_131;  /* offset: 0x0880 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI132_135;  /* offset: 0x0884 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI136_139;  /* offset: 0x0888 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI140_143;  /* offset: 0x088C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI144_147;  /* offset: 0x0890 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI148_151;  /* offset: 0x0894 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI152_155;  /* offset: 0x0898 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI156_159;  /* offset: 0x089C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI160_163;  /* offset: 0x08A0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI164_167;  /* offset: 0x08A4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI168_171;  /* offset: 0x08A8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI172_175;  /* offset: 0x08AC size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI176_179;  /* offset: 0x08B0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI180_183;  /* offset: 0x08B4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI184_187;  /* offset: 0x08B8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI188_191;  /* offset: 0x08BC size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI192_195;  /* offset: 0x08C0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI196_199;  /* offset: 0x08C4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI200_203;  /* offset: 0x08C8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI204_207;  /* offset: 0x08CC size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI208_211;  /* offset: 0x08D0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI212_215;  /* offset: 0x08D4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI216_219;  /* offset: 0x08D8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI220_223;  /* offset: 0x08DC size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI224_227;  /* offset: 0x08E0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI228_231;  /* offset: 0x08E4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI232_235;  /* offset: 0x08E8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI236_239;  /* offset: 0x08EC size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI240_243;  /* offset: 0x08F0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI244_247;  /* offset: 0x08F4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI248_251;  /* offset: 0x08F8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI252_255;  /* offset: 0x08FC size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI256_259;  /* offset: 0x0900 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI260_263;  /* offset: 0x0904 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI264_267;  /* offset: 0x0908 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI268_271;  /* offset: 0x090C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI272_275;  /* offset: 0x0910 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI276_279;  /* offset: 0x0914 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI280_283;  /* offset: 0x0918 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI284_287;  /* offset: 0x091C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI288_291;  /* offset: 0x0920 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI292_295;  /* offset: 0x0924 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI296_299;  /* offset: 0x0928 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI300_303;  /* offset: 0x092C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI304_307;  /* offset: 0x0930 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI308_311;  /* offset: 0x0934 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI312_315;  /* offset: 0x0938 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI316_319;  /* offset: 0x093C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI320_323;  /* offset: 0x0940 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI324_327;  /* offset: 0x0944 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI328_331;  /* offset: 0x0948 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI332_335;  /* offset: 0x094C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI336_339;  /* offset: 0x0950 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI340_343;  /* offset: 0x0954 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI344_347;  /* offset: 0x0958 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI348_351;  /* offset: 0x095C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI352_355;  /* offset: 0x0960 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI356_359;  /* offset: 0x0964 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI360_363;  /* offset: 0x0968 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI364_367;  /* offset: 0x096C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI368_371;  /* offset: 0x0970 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI372_375;  /* offset: 0x0974 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI376_379;  /* offset: 0x0978 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI380_383;  /* offset: 0x097C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI384_387;  /* offset: 0x0980 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI388_391;  /* offset: 0x0984 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI392_395;  /* offset: 0x0988 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI396_399;  /* offset: 0x098C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI400_403;  /* offset: 0x0990 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI404_407;  /* offset: 0x0994 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI408_411;  /* offset: 0x0998 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI412_415;  /* offset: 0x099C size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI416_419;  /* offset: 0x09A0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI420_423;  /* offset: 0x09A4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI424_427;  /* offset: 0x09A8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI428_431;  /* offset: 0x09AC size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI432_435;  /* offset: 0x09B0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI436_439;  /* offset: 0x09B4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI440_443;  /* offset: 0x09B8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI444_447;  /* offset: 0x09BC size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI448_451;  /* offset: 0x09C0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI452_455;  /* offset: 0x09C4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI456_459;  /* offset: 0x09C8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI460_463;  /* offset: 0x09CC size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI464_467;  /* offset: 0x09D0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI468_471;  /* offset: 0x09D4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI472_475;  /* offset: 0x09D8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI476_479;  /* offset: 0x09DC size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI480_483;  /* offset: 0x09E0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI484_487;  /* offset: 0x09E4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI488_491;  /* offset: 0x09E8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI492_495;  /* offset: 0x09EC size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI496_499;  /* offset: 0x09F0 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI500_503;  /* offset: 0x09F4 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI504_507;  /* offset: 0x09F8 size: 32 bit */\r
+            SIUL_GPDI_32B_tag GPDI508_511;  /* offset: 0x09FC size: 32 bit */\r
+         };\r
+\r
+         struct {\r
+                                  /* GPDI - GPIO Pad Data Input Register */\r
+            SIUL_GPDI_8B_tag GPDI0;        /* offset: 0x0800 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI1;        /* offset: 0x0801 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI2;        /* offset: 0x0802 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI3;        /* offset: 0x0803 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI4;        /* offset: 0x0804 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI5;        /* offset: 0x0805 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI6;        /* offset: 0x0806 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI7;        /* offset: 0x0807 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI8;        /* offset: 0x0808 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI9;        /* offset: 0x0809 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI10;       /* offset: 0x080A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI11;       /* offset: 0x080B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI12;       /* offset: 0x080C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI13;       /* offset: 0x080D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI14;       /* offset: 0x080E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI15;       /* offset: 0x080F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI16;       /* offset: 0x0810 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI17;       /* offset: 0x0811 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI18;       /* offset: 0x0812 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI19;       /* offset: 0x0813 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI20;       /* offset: 0x0814 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI21;       /* offset: 0x0815 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI22;       /* offset: 0x0816 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI23;       /* offset: 0x0817 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI24;       /* offset: 0x0818 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI25;       /* offset: 0x0819 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI26;       /* offset: 0x081A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI27;       /* offset: 0x081B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI28;       /* offset: 0x081C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI29;       /* offset: 0x081D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI30;       /* offset: 0x081E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI31;       /* offset: 0x081F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI32;       /* offset: 0x0820 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI33;       /* offset: 0x0821 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI34;       /* offset: 0x0822 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI35;       /* offset: 0x0823 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI36;       /* offset: 0x0824 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI37;       /* offset: 0x0825 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI38;       /* offset: 0x0826 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI39;       /* offset: 0x0827 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI40;       /* offset: 0x0828 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI41;       /* offset: 0x0829 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI42;       /* offset: 0x082A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI43;       /* offset: 0x082B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI44;       /* offset: 0x082C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI45;       /* offset: 0x082D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI46;       /* offset: 0x082E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI47;       /* offset: 0x082F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI48;       /* offset: 0x0830 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI49;       /* offset: 0x0831 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI50;       /* offset: 0x0832 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI51;       /* offset: 0x0833 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI52;       /* offset: 0x0834 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI53;       /* offset: 0x0835 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI54;       /* offset: 0x0836 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI55;       /* offset: 0x0837 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI56;       /* offset: 0x0838 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI57;       /* offset: 0x0839 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI58;       /* offset: 0x083A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI59;       /* offset: 0x083B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI60;       /* offset: 0x083C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI61;       /* offset: 0x083D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI62;       /* offset: 0x083E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI63;       /* offset: 0x083F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI64;       /* offset: 0x0840 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI65;       /* offset: 0x0841 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI66;       /* offset: 0x0842 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI67;       /* offset: 0x0843 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI68;       /* offset: 0x0844 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI69;       /* offset: 0x0845 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI70;       /* offset: 0x0846 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI71;       /* offset: 0x0847 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI72;       /* offset: 0x0848 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI73;       /* offset: 0x0849 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI74;       /* offset: 0x084A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI75;       /* offset: 0x084B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI76;       /* offset: 0x084C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI77;       /* offset: 0x084D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI78;       /* offset: 0x084E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI79;       /* offset: 0x084F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI80;       /* offset: 0x0850 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI81;       /* offset: 0x0851 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI82;       /* offset: 0x0852 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI83;       /* offset: 0x0853 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI84;       /* offset: 0x0854 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI85;       /* offset: 0x0855 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI86;       /* offset: 0x0856 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI87;       /* offset: 0x0857 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI88;       /* offset: 0x0858 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI89;       /* offset: 0x0859 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI90;       /* offset: 0x085A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI91;       /* offset: 0x085B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI92;       /* offset: 0x085C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI93;       /* offset: 0x085D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI94;       /* offset: 0x085E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI95;       /* offset: 0x085F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI96;       /* offset: 0x0860 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI97;       /* offset: 0x0861 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI98;       /* offset: 0x0862 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI99;       /* offset: 0x0863 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI100;      /* offset: 0x0864 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI101;      /* offset: 0x0865 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI102;      /* offset: 0x0866 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI103;      /* offset: 0x0867 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI104;      /* offset: 0x0868 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI105;      /* offset: 0x0869 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI106;      /* offset: 0x086A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI107;      /* offset: 0x086B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI108;      /* offset: 0x086C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI109;      /* offset: 0x086D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI110;      /* offset: 0x086E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI111;      /* offset: 0x086F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI112;      /* offset: 0x0870 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI113;      /* offset: 0x0871 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI114;      /* offset: 0x0872 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI115;      /* offset: 0x0873 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI116;      /* offset: 0x0874 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI117;      /* offset: 0x0875 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI118;      /* offset: 0x0876 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI119;      /* offset: 0x0877 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI120;      /* offset: 0x0878 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI121;      /* offset: 0x0879 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI122;      /* offset: 0x087A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI123;      /* offset: 0x087B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI124;      /* offset: 0x087C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI125;      /* offset: 0x087D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI126;      /* offset: 0x087E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI127;      /* offset: 0x087F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI128;      /* offset: 0x0880 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI129;      /* offset: 0x0881 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI130;      /* offset: 0x0882 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI131;      /* offset: 0x0883 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI132;      /* offset: 0x0884 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI133;      /* offset: 0x0885 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI134;      /* offset: 0x0886 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI135;      /* offset: 0x0887 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI136;      /* offset: 0x0888 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI137;      /* offset: 0x0889 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI138;      /* offset: 0x088A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI139;      /* offset: 0x088B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI140;      /* offset: 0x088C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI141;      /* offset: 0x088D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI142;      /* offset: 0x088E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI143;      /* offset: 0x088F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI144;      /* offset: 0x0890 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI145;      /* offset: 0x0891 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI146;      /* offset: 0x0892 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI147;      /* offset: 0x0893 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI148;      /* offset: 0x0894 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI149;      /* offset: 0x0895 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI150;      /* offset: 0x0896 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI151;      /* offset: 0x0897 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI152;      /* offset: 0x0898 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI153;      /* offset: 0x0899 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI154;      /* offset: 0x089A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI155;      /* offset: 0x089B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI156;      /* offset: 0x089C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI157;      /* offset: 0x089D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI158;      /* offset: 0x089E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI159;      /* offset: 0x089F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI160;      /* offset: 0x08A0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI161;      /* offset: 0x08A1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI162;      /* offset: 0x08A2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI163;      /* offset: 0x08A3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI164;      /* offset: 0x08A4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI165;      /* offset: 0x08A5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI166;      /* offset: 0x08A6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI167;      /* offset: 0x08A7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI168;      /* offset: 0x08A8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI169;      /* offset: 0x08A9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI170;      /* offset: 0x08AA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI171;      /* offset: 0x08AB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI172;      /* offset: 0x08AC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI173;      /* offset: 0x08AD size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI174;      /* offset: 0x08AE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI175;      /* offset: 0x08AF size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI176;      /* offset: 0x08B0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI177;      /* offset: 0x08B1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI178;      /* offset: 0x08B2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI179;      /* offset: 0x08B3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI180;      /* offset: 0x08B4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI181;      /* offset: 0x08B5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI182;      /* offset: 0x08B6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI183;      /* offset: 0x08B7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI184;      /* offset: 0x08B8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI185;      /* offset: 0x08B9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI186;      /* offset: 0x08BA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI187;      /* offset: 0x08BB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI188;      /* offset: 0x08BC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI189;      /* offset: 0x08BD size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI190;      /* offset: 0x08BE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI191;      /* offset: 0x08BF size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI192;      /* offset: 0x08C0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI193;      /* offset: 0x08C1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI194;      /* offset: 0x08C2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI195;      /* offset: 0x08C3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI196;      /* offset: 0x08C4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI197;      /* offset: 0x08C5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI198;      /* offset: 0x08C6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI199;      /* offset: 0x08C7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI200;      /* offset: 0x08C8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI201;      /* offset: 0x08C9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI202;      /* offset: 0x08CA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI203;      /* offset: 0x08CB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI204;      /* offset: 0x08CC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI205;      /* offset: 0x08CD size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI206;      /* offset: 0x08CE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI207;      /* offset: 0x08CF size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI208;      /* offset: 0x08D0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI209;      /* offset: 0x08D1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI210;      /* offset: 0x08D2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI211;      /* offset: 0x08D3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI212;      /* offset: 0x08D4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI213;      /* offset: 0x08D5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI214;      /* offset: 0x08D6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI215;      /* offset: 0x08D7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI216;      /* offset: 0x08D8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI217;      /* offset: 0x08D9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI218;      /* offset: 0x08DA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI219;      /* offset: 0x08DB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI220;      /* offset: 0x08DC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI221;      /* offset: 0x08DD size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI222;      /* offset: 0x08DE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI223;      /* offset: 0x08DF size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI224;      /* offset: 0x08E0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI225;      /* offset: 0x08E1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI226;      /* offset: 0x08E2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI227;      /* offset: 0x08E3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI228;      /* offset: 0x08E4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI229;      /* offset: 0x08E5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI230;      /* offset: 0x08E6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI231;      /* offset: 0x08E7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI232;      /* offset: 0x08E8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI233;      /* offset: 0x08E9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI234;      /* offset: 0x08EA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI235;      /* offset: 0x08EB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI236;      /* offset: 0x08EC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI237;      /* offset: 0x08ED size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI238;      /* offset: 0x08EE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI239;      /* offset: 0x08EF size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI240;      /* offset: 0x08F0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI241;      /* offset: 0x08F1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI242;      /* offset: 0x08F2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI243;      /* offset: 0x08F3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI244;      /* offset: 0x08F4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI245;      /* offset: 0x08F5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI246;      /* offset: 0x08F6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI247;      /* offset: 0x08F7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI248;      /* offset: 0x08F8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI249;      /* offset: 0x08F9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI250;      /* offset: 0x08FA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI251;      /* offset: 0x08FB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI252;      /* offset: 0x08FC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI253;      /* offset: 0x08FD size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI254;      /* offset: 0x08FE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI255;      /* offset: 0x08FF size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI256;      /* offset: 0x0900 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI257;      /* offset: 0x0901 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI258;      /* offset: 0x0902 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI259;      /* offset: 0x0903 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI260;      /* offset: 0x0904 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI261;      /* offset: 0x0905 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI262;      /* offset: 0x0906 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI263;      /* offset: 0x0907 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI264;      /* offset: 0x0908 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI265;      /* offset: 0x0909 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI266;      /* offset: 0x090A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI267;      /* offset: 0x090B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI268;      /* offset: 0x090C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI269;      /* offset: 0x090D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI270;      /* offset: 0x090E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI271;      /* offset: 0x090F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI272;      /* offset: 0x0910 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI273;      /* offset: 0x0911 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI274;      /* offset: 0x0912 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI275;      /* offset: 0x0913 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI276;      /* offset: 0x0914 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI277;      /* offset: 0x0915 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI278;      /* offset: 0x0916 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI279;      /* offset: 0x0917 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI280;      /* offset: 0x0918 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI281;      /* offset: 0x0919 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI282;      /* offset: 0x091A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI283;      /* offset: 0x091B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI284;      /* offset: 0x091C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI285;      /* offset: 0x091D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI286;      /* offset: 0x091E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI287;      /* offset: 0x091F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI288;      /* offset: 0x0920 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI289;      /* offset: 0x0921 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI290;      /* offset: 0x0922 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI291;      /* offset: 0x0923 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI292;      /* offset: 0x0924 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI293;      /* offset: 0x0925 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI294;      /* offset: 0x0926 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI295;      /* offset: 0x0927 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI296;      /* offset: 0x0928 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI297;      /* offset: 0x0929 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI298;      /* offset: 0x092A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI299;      /* offset: 0x092B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI300;      /* offset: 0x092C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI301;      /* offset: 0x092D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI302;      /* offset: 0x092E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI303;      /* offset: 0x092F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI304;      /* offset: 0x0930 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI305;      /* offset: 0x0931 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI306;      /* offset: 0x0932 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI307;      /* offset: 0x0933 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI308;      /* offset: 0x0934 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI309;      /* offset: 0x0935 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI310;      /* offset: 0x0936 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI311;      /* offset: 0x0937 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI312;      /* offset: 0x0938 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI313;      /* offset: 0x0939 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI314;      /* offset: 0x093A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI315;      /* offset: 0x093B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI316;      /* offset: 0x093C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI317;      /* offset: 0x093D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI318;      /* offset: 0x093E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI319;      /* offset: 0x093F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI320;      /* offset: 0x0940 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI321;      /* offset: 0x0941 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI322;      /* offset: 0x0942 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI323;      /* offset: 0x0943 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI324;      /* offset: 0x0944 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI325;      /* offset: 0x0945 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI326;      /* offset: 0x0946 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI327;      /* offset: 0x0947 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI328;      /* offset: 0x0948 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI329;      /* offset: 0x0949 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI330;      /* offset: 0x094A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI331;      /* offset: 0x094B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI332;      /* offset: 0x094C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI333;      /* offset: 0x094D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI334;      /* offset: 0x094E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI335;      /* offset: 0x094F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI336;      /* offset: 0x0950 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI337;      /* offset: 0x0951 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI338;      /* offset: 0x0952 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI339;      /* offset: 0x0953 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI340;      /* offset: 0x0954 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI341;      /* offset: 0x0955 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI342;      /* offset: 0x0956 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI343;      /* offset: 0x0957 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI344;      /* offset: 0x0958 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI345;      /* offset: 0x0959 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI346;      /* offset: 0x095A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI347;      /* offset: 0x095B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI348;      /* offset: 0x095C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI349;      /* offset: 0x095D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI350;      /* offset: 0x095E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI351;      /* offset: 0x095F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI352;      /* offset: 0x0960 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI353;      /* offset: 0x0961 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI354;      /* offset: 0x0962 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI355;      /* offset: 0x0963 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI356;      /* offset: 0x0964 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI357;      /* offset: 0x0965 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI358;      /* offset: 0x0966 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI359;      /* offset: 0x0967 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI360;      /* offset: 0x0968 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI361;      /* offset: 0x0969 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI362;      /* offset: 0x096A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI363;      /* offset: 0x096B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI364;      /* offset: 0x096C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI365;      /* offset: 0x096D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI366;      /* offset: 0x096E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI367;      /* offset: 0x096F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI368;      /* offset: 0x0970 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI369;      /* offset: 0x0971 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI370;      /* offset: 0x0972 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI371;      /* offset: 0x0973 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI372;      /* offset: 0x0974 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI373;      /* offset: 0x0975 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI374;      /* offset: 0x0976 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI375;      /* offset: 0x0977 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI376;      /* offset: 0x0978 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI377;      /* offset: 0x0979 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI378;      /* offset: 0x097A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI379;      /* offset: 0x097B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI380;      /* offset: 0x097C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI381;      /* offset: 0x097D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI382;      /* offset: 0x097E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI383;      /* offset: 0x097F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI384;      /* offset: 0x0980 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI385;      /* offset: 0x0981 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI386;      /* offset: 0x0982 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI387;      /* offset: 0x0983 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI388;      /* offset: 0x0984 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI389;      /* offset: 0x0985 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI390;      /* offset: 0x0986 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI391;      /* offset: 0x0987 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI392;      /* offset: 0x0988 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI393;      /* offset: 0x0989 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI394;      /* offset: 0x098A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI395;      /* offset: 0x098B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI396;      /* offset: 0x098C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI397;      /* offset: 0x098D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI398;      /* offset: 0x098E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI399;      /* offset: 0x098F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI400;      /* offset: 0x0990 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI401;      /* offset: 0x0991 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI402;      /* offset: 0x0992 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI403;      /* offset: 0x0993 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI404;      /* offset: 0x0994 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI405;      /* offset: 0x0995 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI406;      /* offset: 0x0996 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI407;      /* offset: 0x0997 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI408;      /* offset: 0x0998 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI409;      /* offset: 0x0999 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI410;      /* offset: 0x099A size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI411;      /* offset: 0x099B size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI412;      /* offset: 0x099C size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI413;      /* offset: 0x099D size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI414;      /* offset: 0x099E size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI415;      /* offset: 0x099F size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI416;      /* offset: 0x09A0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI417;      /* offset: 0x09A1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI418;      /* offset: 0x09A2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI419;      /* offset: 0x09A3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI420;      /* offset: 0x09A4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI421;      /* offset: 0x09A5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI422;      /* offset: 0x09A6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI423;      /* offset: 0x09A7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI424;      /* offset: 0x09A8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI425;      /* offset: 0x09A9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI426;      /* offset: 0x09AA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI427;      /* offset: 0x09AB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI428;      /* offset: 0x09AC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI429;      /* offset: 0x09AD size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI430;      /* offset: 0x09AE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI431;      /* offset: 0x09AF size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI432;      /* offset: 0x09B0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI433;      /* offset: 0x09B1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI434;      /* offset: 0x09B2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI435;      /* offset: 0x09B3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI436;      /* offset: 0x09B4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI437;      /* offset: 0x09B5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI438;      /* offset: 0x09B6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI439;      /* offset: 0x09B7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI440;      /* offset: 0x09B8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI441;      /* offset: 0x09B9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI442;      /* offset: 0x09BA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI443;      /* offset: 0x09BB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI444;      /* offset: 0x09BC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI445;      /* offset: 0x09BD size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI446;      /* offset: 0x09BE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI447;      /* offset: 0x09BF size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI448;      /* offset: 0x09C0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI449;      /* offset: 0x09C1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI450;      /* offset: 0x09C2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI451;      /* offset: 0x09C3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI452;      /* offset: 0x09C4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI453;      /* offset: 0x09C5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI454;      /* offset: 0x09C6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI455;      /* offset: 0x09C7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI456;      /* offset: 0x09C8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI457;      /* offset: 0x09C9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI458;      /* offset: 0x09CA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI459;      /* offset: 0x09CB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI460;      /* offset: 0x09CC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI461;      /* offset: 0x09CD size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI462;      /* offset: 0x09CE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI463;      /* offset: 0x09CF size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI464;      /* offset: 0x09D0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI465;      /* offset: 0x09D1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI466;      /* offset: 0x09D2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI467;      /* offset: 0x09D3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI468;      /* offset: 0x09D4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI469;      /* offset: 0x09D5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI470;      /* offset: 0x09D6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI471;      /* offset: 0x09D7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI472;      /* offset: 0x09D8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI473;      /* offset: 0x09D9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI474;      /* offset: 0x09DA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI475;      /* offset: 0x09DB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI476;      /* offset: 0x09DC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI477;      /* offset: 0x09DD size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI478;      /* offset: 0x09DE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI479;      /* offset: 0x09DF size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI480;      /* offset: 0x09E0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI481;      /* offset: 0x09E1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI482;      /* offset: 0x09E2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI483;      /* offset: 0x09E3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI484;      /* offset: 0x09E4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI485;      /* offset: 0x09E5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI486;      /* offset: 0x09E6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI487;      /* offset: 0x09E7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI488;      /* offset: 0x09E8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI489;      /* offset: 0x09E9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI490;      /* offset: 0x09EA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI491;      /* offset: 0x09EB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI492;      /* offset: 0x09EC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI493;      /* offset: 0x09ED size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI494;      /* offset: 0x09EE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI495;      /* offset: 0x09EF size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI496;      /* offset: 0x09F0 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI497;      /* offset: 0x09F1 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI498;      /* offset: 0x09F2 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI499;      /* offset: 0x09F3 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI500;      /* offset: 0x09F4 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI501;      /* offset: 0x09F5 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI502;      /* offset: 0x09F6 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI503;      /* offset: 0x09F7 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI504;      /* offset: 0x09F8 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI505;      /* offset: 0x09F9 size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI506;      /* offset: 0x09FA size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI507;      /* offset: 0x09FB size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI508;      /* offset: 0x09FC size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI509;      /* offset: 0x09FD size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI510;      /* offset: 0x09FE size: 8 bit */\r
+            SIUL_GPDI_8B_tag GPDI511;      /* offset: 0x09FF size: 8 bit */\r
+         };\r
+\r
+      };\r
+      int8_t SIUL_reserved_0A00_C[512];\r
+      union {\r
+                          /* PGPDO - Parallel GPIO Pad Data Out Register */\r
+         SIUL_PGPDO_16B_tag PGPDO[32];     /* offset: 0x0C00  (0x0002 x 32) */\r
+\r
+         struct {\r
+                          /* PGPDO - Parallel GPIO Pad Data Out Register */\r
+            SIUL_PGPDO_16B_tag PGPDO0;     /* offset: 0x0C00 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO1;     /* offset: 0x0C02 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO2;     /* offset: 0x0C04 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO3;     /* offset: 0x0C06 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO4;     /* offset: 0x0C08 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO5;     /* offset: 0x0C0A size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO6;     /* offset: 0x0C0C size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO7;     /* offset: 0x0C0E size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO8;     /* offset: 0x0C10 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO9;     /* offset: 0x0C12 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO10;    /* offset: 0x0C14 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO11;    /* offset: 0x0C16 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO12;    /* offset: 0x0C18 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO13;    /* offset: 0x0C1A size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO14;    /* offset: 0x0C1C size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO15;    /* offset: 0x0C1E size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO16;    /* offset: 0x0C20 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO17;    /* offset: 0x0C22 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO18;    /* offset: 0x0C24 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO19;    /* offset: 0x0C26 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO20;    /* offset: 0x0C28 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO21;    /* offset: 0x0C2A size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO22;    /* offset: 0x0C2C size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO23;    /* offset: 0x0C2E size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO24;    /* offset: 0x0C30 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO25;    /* offset: 0x0C32 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO26;    /* offset: 0x0C34 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO27;    /* offset: 0x0C36 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO28;    /* offset: 0x0C38 size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO29;    /* offset: 0x0C3A size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO30;    /* offset: 0x0C3C size: 16 bit */\r
+            SIUL_PGPDO_16B_tag PGPDO31;    /* offset: 0x0C3E size: 16 bit */\r
+         };\r
+\r
+      };\r
+      union {\r
+                           /* PGPDI - Parallel GPIO Pad Data In Register */\r
+         SIUL_PGPDI_16B_tag PGPDI[32];     /* offset: 0x0C40  (0x0002 x 32) */\r
+\r
+         struct {\r
+                           /* PGPDI - Parallel GPIO Pad Data In Register */\r
+            SIUL_PGPDI_16B_tag PGPDI0;     /* offset: 0x0C40 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI1;     /* offset: 0x0C42 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI2;     /* offset: 0x0C44 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI3;     /* offset: 0x0C46 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI4;     /* offset: 0x0C48 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI5;     /* offset: 0x0C4A size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI6;     /* offset: 0x0C4C size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI7;     /* offset: 0x0C4E size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI8;     /* offset: 0x0C50 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI9;     /* offset: 0x0C52 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI10;    /* offset: 0x0C54 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI11;    /* offset: 0x0C56 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI12;    /* offset: 0x0C58 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI13;    /* offset: 0x0C5A size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI14;    /* offset: 0x0C5C size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI15;    /* offset: 0x0C5E size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI16;    /* offset: 0x0C60 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI17;    /* offset: 0x0C62 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI18;    /* offset: 0x0C64 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI19;    /* offset: 0x0C66 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI20;    /* offset: 0x0C68 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI21;    /* offset: 0x0C6A size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI22;    /* offset: 0x0C6C size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI23;    /* offset: 0x0C6E size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI24;    /* offset: 0x0C70 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI25;    /* offset: 0x0C72 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI26;    /* offset: 0x0C74 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI27;    /* offset: 0x0C76 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI28;    /* offset: 0x0C78 size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI29;    /* offset: 0x0C7A size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI30;    /* offset: 0x0C7C size: 16 bit */\r
+            SIUL_PGPDI_16B_tag PGPDI31;    /* offset: 0x0C7E size: 16 bit */\r
+         };\r
+\r
+      };\r
+      union {\r
+                  /* MPGPDO - Masked Parallel GPIO Pad Data Out Register */\r
+         SIUL_MPGPDO_32B_tag MPGPDO[32];   /* offset: 0x0C80  (0x0004 x 32) */\r
+\r
+         struct {\r
+                  /* MPGPDO - Masked Parallel GPIO Pad Data Out Register */\r
+            SIUL_MPGPDO_32B_tag MPGPDO0;   /* offset: 0x0C80 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO1;   /* offset: 0x0C84 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO2;   /* offset: 0x0C88 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO3;   /* offset: 0x0C8C size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO4;   /* offset: 0x0C90 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO5;   /* offset: 0x0C94 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO6;   /* offset: 0x0C98 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO7;   /* offset: 0x0C9C size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO8;   /* offset: 0x0CA0 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO9;   /* offset: 0x0CA4 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO10;  /* offset: 0x0CA8 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO11;  /* offset: 0x0CAC size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO12;  /* offset: 0x0CB0 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO13;  /* offset: 0x0CB4 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO14;  /* offset: 0x0CB8 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO15;  /* offset: 0x0CBC size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO16;  /* offset: 0x0CC0 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO17;  /* offset: 0x0CC4 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO18;  /* offset: 0x0CC8 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO19;  /* offset: 0x0CCC size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO20;  /* offset: 0x0CD0 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO21;  /* offset: 0x0CD4 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO22;  /* offset: 0x0CD8 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO23;  /* offset: 0x0CDC size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO24;  /* offset: 0x0CE0 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO25;  /* offset: 0x0CE4 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO26;  /* offset: 0x0CE8 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO27;  /* offset: 0x0CEC size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO28;  /* offset: 0x0CF0 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO29;  /* offset: 0x0CF4 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO30;  /* offset: 0x0CF8 size: 32 bit */\r
+            SIUL_MPGPDO_32B_tag MPGPDO31;  /* offset: 0x0CFC size: 32 bit */\r
+         };\r
+\r
+      };\r
+      int8_t SIUL_reserved_0D00_C[768];\r
+      union {\r
+                     /* IFMC - Interrupt Filter Maximum Counter Register */\r
+         SIUL_IFMC_32B_tag IFMC[32];       /* offset: 0x1000  (0x0004 x 32) */\r
+\r
+         struct {\r
+                     /* IFMC - Interrupt Filter Maximum Counter Register */\r
+            SIUL_IFMC_32B_tag IFMC0;       /* offset: 0x1000 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC1;       /* offset: 0x1004 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC2;       /* offset: 0x1008 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC3;       /* offset: 0x100C size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC4;       /* offset: 0x1010 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC5;       /* offset: 0x1014 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC6;       /* offset: 0x1018 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC7;       /* offset: 0x101C size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC8;       /* offset: 0x1020 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC9;       /* offset: 0x1024 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC10;      /* offset: 0x1028 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC11;      /* offset: 0x102C size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC12;      /* offset: 0x1030 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC13;      /* offset: 0x1034 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC14;      /* offset: 0x1038 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC15;      /* offset: 0x103C size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC16;      /* offset: 0x1040 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC17;      /* offset: 0x1044 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC18;      /* offset: 0x1048 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC19;      /* offset: 0x104C size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC20;      /* offset: 0x1050 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC21;      /* offset: 0x1054 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC22;      /* offset: 0x1058 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC23;      /* offset: 0x105C size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC24;      /* offset: 0x1060 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC25;      /* offset: 0x1064 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC26;      /* offset: 0x1068 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC27;      /* offset: 0x106C size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC28;      /* offset: 0x1070 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC29;      /* offset: 0x1074 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC30;      /* offset: 0x1078 size: 32 bit */\r
+            SIUL_IFMC_32B_tag IFMC31;      /* offset: 0x107C size: 32 bit */\r
+         };\r
+\r
+      };\r
+                     /* IFCPR - Inerrupt Filter Clock Prescaler Register */\r
+      SIUL_IFCPR_32B_tag IFCPR;            /* offset: 0x1080 size: 32 bit */\r
+   } SIUL_tag;\r
+\r
+\r
+#define SIUL  (*(volatile SIUL_tag *) 0xC3F90000UL)\r
+\r
+\r
+\r
+/****************************************************************/\r
+/*                                                              */\r
+/* Module: WKPU  */\r
+/*                                                              */\r
+/****************************************************************/\r
+\r
+   typedef union {   /* WKPU_NSR - NMI Status Flag Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  NIF0:1;            /* NMI Status Flag 0 */\r
+         vuint32_t  NOVF0:1;           /* NMI Overrun Status Flag 0 */\r
+         vuint32_t:6;\r
+         vuint32_t  NIF1:1;            /* NMI Status Flag 1 */\r
+         vuint32_t  NOVF1:1;           /* NMI Overrun Status Flag 1 */\r
+         vuint32_t:6;\r
+         vuint32_t  NIF2:1;            /* NMI Status Flag 2 */\r
+         vuint32_t  NOVF2:1;           /* NMI Overrun Status Flag 2 */\r
+         vuint32_t:6;\r
+         vuint32_t  NIF3:1;            /* NMI Status Flag 3 */\r
+         vuint32_t  NOVF3:1;           /* NMI Overrun Status Flag 3 */\r
+         vuint32_t:6;\r
+      } B;\r
+   } WKPU_NSR_32B_tag;\r
+\r
+   typedef union {   /* WKPU_NCR - NMI Configuration Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  NLOCK0:1;          /* NMI Configuration Lock Register 0 */\r
+         vuint32_t  NDSS0:2;           /* NMI Desination Source Select 0 */\r
+         vuint32_t  NWRE0:1;           /* NMI Wakeup Request Enable 0 */\r
+         vuint32_t:1;\r
+         vuint32_t  NREE0:1;           /* NMI Rising Edge Events Enable 0 */\r
+         vuint32_t  NFEE0:1;           /* NMI Falling Edge Events Enable 0 */\r
+         vuint32_t  NFE0:1;            /* NMI Filter Enable 0 */\r
+         vuint32_t  NLOCK1:1;          /* NMI Configuration Lock Register 1 */\r
+         vuint32_t  NDSS1:2;           /* NMI Desination Source Select 1 */\r
+         vuint32_t  NWRE1:1;           /* NMI Wakeup Request Enable 1 */\r
+         vuint32_t:1;\r
+         vuint32_t  NREE1:1;           /* NMI Rising Edge Events Enable 1 */\r
+         vuint32_t  NFEE1:1;           /* NMI Falling Edge Events Enable 1 */\r
+         vuint32_t  NFE1:1;            /* NMI Filter Enable 1 */\r
+         vuint32_t  NLOCK2:1;          /* NMI Configuration Lock Register 2 */\r
+         vuint32_t  NDSS2:2;           /* NMI Desination Source Select 2 */\r
+         vuint32_t  NWRE2:1;           /* NMI Wakeup Request Enable 2 */\r
+         vuint32_t:1;\r
+         vuint32_t  NREE2:1;           /* NMI Rising Edge Events Enable 2 */\r
+         vuint32_t  NFEE2:1;           /* NMI Falling Edge Events Enable 2 */\r
+         vuint32_t  NFE2:1;            /* NMI Filter Enable 2 */\r
+         vuint32_t  NLOCK3:1;          /* NMI Configuration Lock Register 3 */\r
+         vuint32_t  NDSS3:2;           /* NMI Desination Source Select 3 */\r
+         vuint32_t  NWRE3:1;           /* NMI Wakeup Request Enable 3 */\r
+         vuint32_t:1;\r
+         vuint32_t  NREE3:1;           /* NMI Rising Edge Events Enable 3 */\r
+         vuint32_t  NFEE3:1;           /* NMI Falling Edge Events Enable 3 */\r
+         vuint32_t  NFE3:1;            /* NMI Filter Enable 3 */\r
+      } B;\r
+   } WKPU_NCR_32B_tag;\r
+\r
+   typedef union {   /* WKPU_WISR - Wakeup/Interrupt Status Flag Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  EIF:32;            /* External Wakeup/Interrupt Status Flag */\r
+      } B;\r
+   } WKPU_WISR_32B_tag;\r
+\r
+   typedef union {   /* WKPU_IRER - Interrupt Request Enable Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  EIRE:32;           /* Enable External Interrupt Requests */\r
+      } B;\r
+   } WKPU_IRER_32B_tag;\r
+\r
+   typedef union {   /* WKPU_WRER - Wakeup Request Enable Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  WRE:32;            /* Enable Wakeup requests to the mode entry module */\r
+      } B;\r
+   } WKPU_WRER_32B_tag;\r
+\r
+   typedef union {   /* WKPU_WIREER - Wakeup/Interrupt Rising-Edge Event Enable Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  IREE:32;           /* Enable rising-edge events to cause EIF[x] to be set */\r
+      } B;\r
+   } WKPU_WIREER_32B_tag;\r
+\r
+   typedef union {   /* WKPU_WIFEER - Wakeup/Interrupt Falling-Edge Event Enable Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  IFEE:32;           /* Enable Falling-edge events to cause EIF[x] to be set */\r
+      } B;\r
+   } WKPU_WIFEER_32B_tag;\r
+\r
+   typedef union {   /* WKPU_WIFER - Wakeup/Interrupt Filter Enable Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  IFE:32;            /* Enable Digital glitch filter on the interrupt pad input */\r
+      } B;\r
+   } WKPU_WIFER_32B_tag;\r
+\r
+   typedef union {   /* WKPU_WIPUER - Wakeup/Interrupt Pullup Enable Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  IPUE:32;           /* Enable a pullup on the interrupt pad input */\r
+      } B;\r
+   } WKPU_WIPUER_32B_tag;\r
+\r
+\r
+\r
+   typedef struct WKPU_struct_tag { /* start of WKPU_tag */\r
+                                  /* WKPU_NSR - NMI Status Flag Register */\r
+      WKPU_NSR_32B_tag NSR;                /* offset: 0x0000 size: 32 bit */\r
+      int8_t WKPU_reserved_0004[4];\r
+                                /* WKPU_NCR - NMI Configuration Register */\r
+      WKPU_NCR_32B_tag NCR;                /* offset: 0x0008 size: 32 bit */\r
+      int8_t WKPU_reserved_000C[8];\r
+                    /* WKPU_WISR - Wakeup/Interrupt Status Flag Register */\r
+      WKPU_WISR_32B_tag WISR;              /* offset: 0x0014 size: 32 bit */\r
+                        /* WKPU_IRER - Interrupt Request Enable Register */\r
+      WKPU_IRER_32B_tag IRER;              /* offset: 0x0018 size: 32 bit */\r
+                           /* WKPU_WRER - Wakeup Request Enable Register */\r
+      WKPU_WRER_32B_tag WRER;              /* offset: 0x001C size: 32 bit */\r
+      int8_t WKPU_reserved_0020[8];\r
+     /* WKPU_WIREER - Wakeup/Interrupt Rising-Edge Event Enable Register */\r
+      WKPU_WIREER_32B_tag WIREER;          /* offset: 0x0028 size: 32 bit */\r
+    /* WKPU_WIFEER - Wakeup/Interrupt Falling-Edge Event Enable Register */\r
+      WKPU_WIFEER_32B_tag WIFEER;          /* offset: 0x002C size: 32 bit */\r
+                 /* WKPU_WIFER - Wakeup/Interrupt Filter Enable Register */\r
+      WKPU_WIFER_32B_tag WIFER;            /* offset: 0x0030 size: 32 bit */\r
+                /* WKPU_WIPUER - Wakeup/Interrupt Pullup Enable Register */\r
+      WKPU_WIPUER_32B_tag WIPUER;          /* offset: 0x0034 size: 32 bit */\r
+   } WKPU_tag;\r
+\r
+\r
+#define WKPU  (*(volatile WKPU_tag *) 0xC3F94000UL)\r
+\r
+\r
+\r
+/****************************************************************/\r
+/*                                                              */\r
+/* Module: SSCM  */\r
+/*                                                              */\r
+/****************************************************************/\r
+\r
+   typedef union {   /* SSCM_STATUS - System Status Register */\r
+      vuint16_t R;\r
+      struct {\r
+         vuint16_t  LSM:1;             /* Lock Step Mode */\r
+         vuint16_t:2;\r
+         vuint16_t  NXEN1:1;           /* Processor 1 Nexus enabled */\r
+         vuint16_t  NXEN:1;            /* Processor 0 Nexus enabled */\r
+         vuint16_t  PUB:1;             /* Public Serial Access Status */\r
+         vuint16_t  SEC:1;             /* Security Status */\r
+         vuint16_t:1;\r
+         vuint16_t  BMODE:3;           /* Device Boot Mode */\r
+#ifndef USE_FIELD_ALIASES_SSCM\r
+         vuint16_t  VLE:1;             /* Variable Length Instruction Mode */\r
+#else\r
+         vuint16_t  DMID:1;              /* deprecated name - please avoid */\r
+#endif\r
+         vuint16_t  ABD:1;             /* Autobaud detection */\r
+         vuint16_t:3;\r
+      } B;\r
+   } SSCM_STATUS_16B_tag;\r
+\r
+   typedef union {   /* SSCM_MEMCONFIG - System Memory Configuration Register */\r
+      vuint16_t R;\r
+      struct {\r
+         vuint16_t  JPIN:10;           /* JTAG Part ID Number */\r
+         vuint16_t  IVLD:1;            /* Instruction Flash Valid */\r
+         vuint16_t  MREV:4;            /* Minor Mask Revision */\r
+         vuint16_t  DVLD:1;            /* Data Flash Valid */\r
+      } B;\r
+   } SSCM_MEMCONFIG_16B_tag;\r
+\r
+   typedef union {   /* SSCM_ERROR - Error Configuration */\r
+      vuint16_t R;\r
+      struct {\r
+         vuint16_t:14;\r
+         vuint16_t  PAE:1;             /* Peripheral Bus Abort Enable */\r
+         vuint16_t  RAE:1;             /* Register Bus Abort Enable */\r
+      } B;\r
+   } SSCM_ERROR_16B_tag;\r
+\r
+   typedef union {   /* SSCM_DEBUGPORT - Debug Status Port Register */\r
+      vuint16_t R;\r
+      struct {\r
+         vuint16_t:13;\r
+         vuint16_t  DEBUG_MODE:3;      /* Debug Status Port Mode */\r
+      } B;\r
+   } SSCM_DEBUGPORT_16B_tag;\r
+\r
+   typedef union {   /* SSCM_PWCMPH - Password Comparison Register High */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  PWD_HI:32;         /* Password High */\r
+      } B;\r
+   } SSCM_PWCMPH_32B_tag;\r
+\r
+   typedef union {   /* SSCM_PWCMPL - Password Comparison Register Low */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  PWD_LO:32;         /* Password Low */\r
+      } B;\r
+   } SSCM_PWCMPL_32B_tag;\r
+\r
+   typedef union {   /* SSCM_DPMBOOT - Decoupled Parallel Boot Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  P2BOOT:30;         /* boot location 2nd processor */\r
+         vuint32_t  DVLE:1;            /* VLE mode for 2nd processor */\r
+         vuint32_t:1;\r
+      } B;\r
+   } SSCM_DPMBOOT_32B_tag;\r
+\r
+   typedef union {   /* SSCM_DPMKEY - Boot Key Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  KEY:32;            /* Boot Control Key */\r
+      } B;\r
+   } SSCM_DPMKEY_32B_tag;\r
+\r
+   typedef union {   /* SSCM_UOPS - User Option Status Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  UOPT:32;           /* User Option Bits */\r
+      } B;\r
+   } SSCM_UOPS_32B_tag;\r
+\r
+   typedef union {   /* SSCM_SCTR - SSCM Control Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:29;\r
+         vuint32_t  TFE:1;             /* Test Flash Enable */\r
+         vuint32_t  DSL:1;             /* Disable Software-Controlled MBIST */\r
+         vuint32_t  DSM:1;             /* Disable Software-Controlled LBIST */\r
+      } B;\r
+   } SSCM_SCTR_32B_tag;\r
+\r
+   typedef union {   /* SSCM_TF_INFO0 - TestFlash Information Register 0 */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  TINFO0:32;         /* General purpose TestFlash word 0 */\r
+      } B;\r
+   } SSCM_TF_INFO0_32B_tag;\r
+\r
+   typedef union {   /* SSCM_TF_INFO1 - TestFlash Information Register 1 */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  TINFO1:32;         /* General purpose TestFlash word 1 */\r
+      } B;\r
+   } SSCM_TF_INFO1_32B_tag;\r
+\r
+   typedef union {   /* SSCM_TF_INFO2 - TestFlash Information Register 2 */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  TINFO2:32;         /* General purpose TestFlash word 2 */\r
+      } B;\r
+   } SSCM_TF_INFO2_32B_tag;\r
+\r
+   typedef union {   /* SSCM_TF_INFO3 - TestFlash Information Register 3 */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  TINFO3:32;         /* General purpose TestFlash word */\r
+      } B;\r
+   } SSCM_TF_INFO3_32B_tag;\r
+\r
+\r
+\r
+   typedef struct SSCM_struct_tag { /* start of SSCM_tag */\r
+                                 /* SSCM_STATUS - System Status Register */\r
+      SSCM_STATUS_16B_tag STATUS;          /* offset: 0x0000 size: 16 bit */\r
+                /* SSCM_MEMCONFIG - System Memory Configuration Register */\r
+      SSCM_MEMCONFIG_16B_tag MEMCONFIG;    /* offset: 0x0002 size: 16 bit */\r
+      int8_t SSCM_reserved_0004[2];\r
+                                     /* SSCM_ERROR - Error Configuration */\r
+      SSCM_ERROR_16B_tag ERROR;            /* offset: 0x0006 size: 16 bit */\r
+                          /* SSCM_DEBUGPORT - Debug Status Port Register */\r
+      SSCM_DEBUGPORT_16B_tag DEBUGPORT;    /* offset: 0x0008 size: 16 bit */\r
+      int8_t SSCM_reserved_000A[2];\r
+                      /* SSCM_PWCMPH - Password Comparison Register High */\r
+      SSCM_PWCMPH_32B_tag PWCMPH;          /* offset: 0x000C size: 32 bit */\r
+                       /* SSCM_PWCMPL - Password Comparison Register Low */\r
+      SSCM_PWCMPL_32B_tag PWCMPL;          /* offset: 0x0010 size: 32 bit */\r
+      int8_t SSCM_reserved_0014[4];\r
+                      /* SSCM_DPMBOOT - Decoupled Parallel Boot Register */\r
+      SSCM_DPMBOOT_32B_tag DPMBOOT;        /* offset: 0x0018 size: 32 bit */\r
+                                      /* SSCM_DPMKEY - Boot Key Register */\r
+      SSCM_DPMKEY_32B_tag DPMKEY;          /* offset: 0x001C size: 32 bit */\r
+                              /* SSCM_UOPS - User Option Status Register */\r
+      SSCM_UOPS_32B_tag UOPS;              /* offset: 0x0020 size: 32 bit */\r
+                                    /* SSCM_SCTR - SSCM Control Register */\r
+      SSCM_SCTR_32B_tag SCTR;              /* offset: 0x0024 size: 32 bit */\r
+                     /* SSCM_TF_INFO0 - TestFlash Information Register 0 */\r
+      SSCM_TF_INFO0_32B_tag TF_INFO0;      /* offset: 0x0028 size: 32 bit */\r
+                     /* SSCM_TF_INFO1 - TestFlash Information Register 1 */\r
+      SSCM_TF_INFO1_32B_tag TF_INFO1;      /* offset: 0x002C size: 32 bit */\r
+                     /* SSCM_TF_INFO2 - TestFlash Information Register 2 */\r
+      SSCM_TF_INFO2_32B_tag TF_INFO2;      /* offset: 0x0030 size: 32 bit */\r
+                     /* SSCM_TF_INFO3 - TestFlash Information Register 3 */\r
+      SSCM_TF_INFO3_32B_tag TF_INFO3;      /* offset: 0x0034 size: 32 bit */\r
+   } SSCM_tag;\r
+\r
+\r
+#define SSCM  (*(volatile SSCM_tag *) 0xC3FD8000UL)\r
+\r
+\r
+\r
+/****************************************************************/\r
+/*                                                              */\r
+/* Module: ME  */\r
+/*                                                              */\r
+/****************************************************************/\r
+\r
+   typedef union {   /* ME_GS - Global Status Register */\r
+      vuint32_t R;\r
+      struct {\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  S_CURRENT_MODE:4;   /* Current device mode status */\r
+#else\r
+         vuint32_t  S_CURRENTMODE:4;     /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t  S_MTRANS:1;        /* Mode transition status */\r
+         vuint32_t:3;\r
+         vuint32_t  S_PDO:1;           /* Output power-down status */\r
+         vuint32_t:2;\r
+         vuint32_t  S_MVR:1;           /* Main voltage regulator status */\r
+         vuint32_t:2;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  S_FLA:2;           /* Flash availability status */\r
+#else\r
+         vuint32_t  S_CFLA:2;            /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t:8;\r
+         vuint32_t  S_PLL1:1;          /* Secondary PLL status */\r
+         vuint32_t  S_PLL0:1;          /* System PLL status */\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  S_XOSC:1;          /* System crystal oscillator status */\r
+#else\r
+         vuint32_t  S_OSC:1;             /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  S_IRCOSC:1;        /* System RC oscillator status */\r
+#else\r
+         vuint32_t  S_RC:1;              /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t  S_SYSCLK:4;        /* System clock switch status */\r
+      } B;\r
+   } ME_GS_32B_tag;\r
+\r
+   typedef union {   /* ME_MCTL - Mode Control Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  TARGET_MODE:4;     /* Target device mode */\r
+         vuint32_t:12;\r
+         vuint32_t  KEY:16;            /* Control key */\r
+      } B;\r
+   } ME_MCTL_32B_tag;\r
+\r
+   typedef union {   /* ME_MEN - Mode Enable Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:21;\r
+         vuint32_t  STOP0:1;           /* STOP0 mode enable */\r
+         vuint32_t:1;\r
+         vuint32_t  HALT0:1;           /* HALT0 mode enable */\r
+         vuint32_t  RUN3:1;            /* RUN3 mode enable */\r
+         vuint32_t  RUN2:1;            /* RUN2 mode enable */\r
+         vuint32_t  RUN1:1;            /* RUN1 mode enable */\r
+         vuint32_t  RUN0:1;            /* RUN0 mode enable */\r
+         vuint32_t  DRUN:1;            /* DRUN mode enable */\r
+         vuint32_t  SAFE:1;            /* SAFE mode enable */\r
+         vuint32_t:1;\r
+         vuint32_t  RESET:1;           /* RESET mode enable */\r
+      } B;\r
+   } ME_MEN_32B_tag;\r
+\r
+   typedef union {   /* ME_IS - Interrupt Status Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:28;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  I_ICONF:1;         /* Invalid mode config interrupt */\r
+#else\r
+         vuint32_t  I_CONF:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  I_IMODE:1;         /* Invalid mode interrupt */\r
+#else\r
+         vuint32_t  I_MODE:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  I_SAFE:1;          /* SAFE mode interrupt */\r
+#else\r
+         vuint32_t  I_AFE:1;             /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  I_MTC:1;           /* Mode transition complete interrupt */\r
+#else\r
+         vuint32_t  I_TC:1;              /* deprecated name - please avoid */\r
+#endif\r
+      } B;\r
+   } ME_IS_32B_tag;\r
+\r
+   typedef union {   /* ME_IM - Interrupt Mask Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:28;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  M_ICONF:1;         /* Invalid mode config interrupt mask */\r
+#else\r
+         vuint32_t  M_CONF:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  M_IMODE:1;         /* Invalid mode interrupt mask */\r
+#else\r
+         vuint32_t  M_MODE:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  M_SAFE:1;          /* SAFE mode interrupt mask */\r
+#else\r
+         vuint32_t  M_AFE:1;             /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  M_MTC:1;           /* Mode transition complete interrupt mask */\r
+#else\r
+         vuint32_t  M_TC:1;              /* deprecated name - please avoid */\r
+#endif\r
+      } B;\r
+   } ME_IM_32B_tag;\r
+\r
+   typedef union {   /* ME_IMTS - Invalid Mode Transition Status Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:27;\r
+         vuint32_t  S_MTI:1;           /* Mode Transition Illegal status */\r
+         vuint32_t  S_MRI:1;           /* Mode Request Illegal status */\r
+         vuint32_t  S_DMA:1;           /* Disabled Mode Access status */\r
+         vuint32_t  S_NMA:1;           /* Non-existing Mode Access status */\r
+         vuint32_t  S_SEA:1;           /* Safe Event Active status */\r
+      } B;\r
+   } ME_IMTS_32B_tag;\r
+\r
+   typedef union {   /* ME_DMTS - Debug Mode Transition Status Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  PREVIOUS_MODE:4;   /* Previous Device Mode */\r
+         vuint32_t:4;\r
+         vuint32_t  MPH_BUSY:1;        /* MC_ME/MC_PCU Handshake Busy Indicator */\r
+         vuint32_t:2;\r
+         vuint32_t  PMC_PROG:1;        /* MC_PCU Mode Change in Process Indicator */\r
+         vuint32_t  CORE_DBG:1;        /* Processor is in Debug Mode Indicator */\r
+         vuint32_t:2;\r
+         vuint32_t  SMR:1;             /* SAFE Mode Request */\r
+         vuint32_t:1;\r
+         vuint32_t  VREG_CSRC_SC:1;    /* Main VREG Clock Source State Change Indicator */\r
+         vuint32_t  CSRC_CSRC_SC:1;    /* Other Clock Source State Change Indicator */\r
+         vuint32_t  IRCOSC_SC:1;       /* IRCOSC State Change Indicator */\r
+         vuint32_t  SCSRC_SC:1;        /* Secondary System Clock Sources State Change Indicator */\r
+         vuint32_t  SYSCLK_SW:1;       /* System Clock Switching pending Status Indicator */\r
+         vuint32_t:1;\r
+         vuint32_t  FLASH_SC:1;        /* FLASH State Change Indicator */\r
+         vuint32_t  CDP_PRPH_0_143:1;   /* Clock Disable Process Pending Status for Periph. 0-143 */\r
+         vuint32_t:4;\r
+         vuint32_t  CDP_PRPH_64_95:1;   /* Clock Disable Process Pending Status for Periph. 64-95 */\r
+         vuint32_t  CDP_PRPH_32_63:1;   /* Clock Disable Process Pending Status for Periph. 32-63 */\r
+         vuint32_t  CDP_PRPH_0_31:1;   /* Clock Disable Process Pending Status for Periph. 0-31 */\r
+      } B;\r
+   } ME_DMTS_32B_tag;\r
+\r
+   typedef union {   /* ME_RESET_MC - RESET Mode Configuration Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:8;\r
+         vuint32_t  PDO:1;             /* IOs output power-down control */\r
+         vuint32_t:2;\r
+         vuint32_t  MVRON:1;           /* Main voltage regulator control */\r
+         vuint32_t:2;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  FLAON:2;           /* Code flash power-down control */\r
+#else\r
+         vuint32_t  CFLAON:2;            /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t:8;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL1ON:1;          /* Secondary system clock source [8..0] control */\r
+#else\r
+         vuint32_t  PLL2ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL0ON:1;          /* System PLL control */\r
+#else\r
+         vuint32_t  PLL1ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  XOSCON:1;          /* System crystal oscillator control */\r
+#else\r
+         vuint32_t  XOSC0ON:1;           /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  IRCOSCON:1;        /* System RC oscillator control */\r
+#else\r
+         vuint32_t  IRCON:1;             /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t  SYSCLK:4;          /* System clock switch control */\r
+      } B;\r
+   } ME_RESET_MC_32B_tag;\r
+\r
+   typedef union {   /* ME_SAFE_MC - Mode Configuration Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:8;\r
+         vuint32_t  PDO:1;             /* IOs output power-down control */\r
+         vuint32_t:2;\r
+         vuint32_t  MVRON:1;           /* Main voltage regulator control */\r
+         vuint32_t:2;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  FLAON:2;           /* Code flash power-down control */\r
+#else\r
+         vuint32_t  CFLAON:2;            /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t:8;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL1ON:1;          /* Secondary system clock source [8..0] control */\r
+#else\r
+         vuint32_t  PLL2ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL0ON:1;          /* System PLL control */\r
+#else\r
+         vuint32_t  PLL1ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  XOSCON:1;          /* System crystal oscillator control */\r
+#else\r
+         vuint32_t  XOSC0ON:1;           /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  IRCOSCON:1;        /* System RC oscillator control */\r
+#else\r
+         vuint32_t  IRCON:1;             /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t  SYSCLK:4;          /* System clock switch control */\r
+      } B;\r
+   } ME_SAFE_MC_32B_tag;\r
+\r
+   typedef union {   /* ME_DRUN_MC - DRUN Mode Configuration Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:8;\r
+         vuint32_t  PDO:1;             /* IOs output power-down control */\r
+         vuint32_t:2;\r
+         vuint32_t  MVRON:1;           /* Main voltage regulator control */\r
+         vuint32_t:2;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  FLAON:2;           /* Code flash power-down control */\r
+#else\r
+         vuint32_t  CFLAON:2;            /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t:8;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL1ON:1;          /* Secondary system clock source [8..0] control */\r
+#else\r
+         vuint32_t  PLL2ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL0ON:1;          /* System PLL control */\r
+#else\r
+         vuint32_t  PLL1ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  XOSCON:1;          /* System crystal oscillator control */\r
+#else\r
+         vuint32_t  XOSC0ON:1;           /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  IRCOSCON:1;        /* System RC oscillator control */\r
+#else\r
+         vuint32_t  IRCON:1;             /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t  SYSCLK:4;          /* System clock switch control */\r
+      } B;\r
+   } ME_DRUN_MC_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers RUN_MC... */\r
+\r
+   typedef union {   /* ME_RUN[0..3]_MC - RUN[0..3] Mode Configuration Registers */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:8;\r
+         vuint32_t  PDO:1;             /* IOs output power-down control */\r
+         vuint32_t:2;\r
+         vuint32_t  MVRON:1;           /* Main voltage regulator control */\r
+         vuint32_t:2;\r
+         vuint32_t  FLAON:2;           /* Code flash power-down control */\r
+         vuint32_t:8;\r
+         vuint32_t  PLL1ON:1;          /* Secondary system clock source [8..0] control */\r
+         vuint32_t  PLL0ON:1;          /* System PLL control */\r
+         vuint32_t  XOSCON:1;          /* System crystal oscillator control */\r
+         vuint32_t  IRCOSCON:1;        /* System RC oscillator control */\r
+         vuint32_t  SYSCLK:4;          /* System clock switch control */\r
+      } B;\r
+   } ME_RUN_MC_32B_tag;\r
+\r
+   typedef union {   /* ME_HALT0_MC - HALT0 Mode Configuration Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:8;\r
+         vuint32_t  PDO:1;             /* IOs output power-down control */\r
+         vuint32_t:2;\r
+         vuint32_t  MVRON:1;           /* Main voltage regulator control */\r
+         vuint32_t:2;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  FLAON:2;           /* Code flash power-down control */\r
+#else\r
+         vuint32_t  CFLAON:2;            /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t:8;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL1ON:1;          /* Secondary system clock source [8..0] control */\r
+#else\r
+         vuint32_t  PLL2ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL0ON:1;          /* System PLL control */\r
+#else\r
+         vuint32_t  PLL1ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  XOSCON:1;          /* System crystal oscillator control */\r
+#else\r
+         vuint32_t  XOSC0ON:1;           /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  IRCOSCON:1;        /* System RC oscillator control */\r
+#else\r
+         vuint32_t  IRCON:1;             /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t  SYSCLK:4;          /* System clock switch control */\r
+      } B;\r
+   } ME_HALT0_MC_32B_tag;\r
+\r
+   typedef union {   /* ME_STOP0_MC - STOP0 Mode Configration Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:8;\r
+         vuint32_t  PDO:1;             /* IOs output power-down control */\r
+         vuint32_t:2;\r
+         vuint32_t  MVRON:1;           /* Main voltage regulator control */\r
+         vuint32_t:2;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  FLAON:2;           /* Code flash power-down control */\r
+#else\r
+         vuint32_t  CFLAON:2;            /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t:8;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL1ON:1;          /* Secondary system clock source [8..0] control */\r
+#else\r
+         vuint32_t  PLL2ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL0ON:1;          /* System PLL control */\r
+#else\r
+         vuint32_t  PLL1ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  XOSCON:1;          /* System crystal oscillator control */\r
+#else\r
+         vuint32_t  XOSC0ON:1;           /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  IRCOSCON:1;        /* System RC oscillator control */\r
+#else\r
+         vuint32_t  IRCON:1;             /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t  SYSCLK:4;          /* System clock switch control */\r
+      } B;\r
+   } ME_STOP0_MC_32B_tag;\r
+\r
+   typedef union {   /* ME_STANDBY0_MC - STANDBY0 Mode Configration Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:8;\r
+         vuint32_t  PDO:1;             /* IOs output power-down control */\r
+         vuint32_t:2;\r
+         vuint32_t  MVRON:1;           /* Main voltage regulator control */\r
+         vuint32_t:2;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  FLAON:2;           /* Code flash power-down control */\r
+#else\r
+         vuint32_t  CFLAON:2;            /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t:8;\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL1ON:1;          /* Secondary system clock source [8..0] control */\r
+#else\r
+         vuint32_t  PLL2ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  PLL0ON:1;          /* System PLL control */\r
+#else\r
+         vuint32_t  PLL1ON:1;            /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  XOSCON:1;          /* System crystal oscillator control */\r
+#else\r
+         vuint32_t  XOSC0ON:1;           /* deprecated name - please avoid */\r
+#endif\r
+#ifndef USE_FIELD_ALIASES_ME\r
+         vuint32_t  IRCOSCON:1;        /* System RC oscillator control */\r
+#else\r
+         vuint32_t  IRCON:1;             /* deprecated name - please avoid */\r
+#endif\r
+         vuint32_t  SYSCLK:4;          /* System clock switch control */\r
+      } B;\r
+   } ME_STANDBY0_MC_32B_tag;\r
+\r
+   typedef union {   /* ME_PS0 - Peripheral Status Register 0 */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:7;\r
+         vuint32_t  S_FLEXRAY:1;       /* FlexRay status */\r
+         vuint32_t:6;\r
+         vuint32_t  S_FLEXCAN1:1;      /* FlexCAN1 status */\r
+         vuint32_t  S_FLEXCAN0:1;      /* FlexCAN0 status */\r
+         vuint32_t:9;\r
+         vuint32_t  S_DSPI2:1;         /* DSPI2 status */\r
+         vuint32_t  S_DSPI1:1;         /* DSPI1 status */\r
+         vuint32_t  S_DSPI0:1;         /* DSPI0 status */\r
+         vuint32_t:4;\r
+      } B;\r
+   } ME_PS0_32B_tag;\r
+\r
+   typedef union {   /* ME_PS1 - Peripheral Status Register 1 */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:1;\r
+         vuint32_t  S_SWG:1;           /* SWG status */\r
+         vuint32_t:3;\r
+         vuint32_t  S_CRC:1;           /* CRC status */\r
+         vuint32_t:8;\r
+         vuint32_t  S_LIN_FLEX1:1;     /* LinFlex1 status */\r
+         vuint32_t  S_LIN_FLEX0:1;     /* LinFlex0 status */\r
+         vuint32_t:5;\r
+         vuint32_t  S_FLEXPWM1:1;      /* FlexPWM1 status */\r
+         vuint32_t  S_FLEXPWM0:1;      /* FlexPWM0 status */\r
+         vuint32_t  S_ETIMER2:1;       /* eTimer2 status */\r
+         vuint32_t  S_ETIMER1:1;       /* eTimer1 status */\r
+         vuint32_t  S_ETIMER0:1;       /* eTimer0 status */\r
+         vuint32_t:2;\r
+         vuint32_t  S_CTU:1;           /* CTU status */\r
+         vuint32_t:1;\r
+         vuint32_t  S_ADC1:1;          /* ADC1 status */\r
+         vuint32_t  S_ADC0:1;          /* ADC0 status */\r
+      } B;\r
+   } ME_PS1_32B_tag;\r
+\r
+   typedef union {   /* ME_PS2 - Peripheral Status Register 2 */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:3;\r
+         vuint32_t  S_PIT:1;           /* PIT status */\r
+         vuint32_t:28;\r
+      } B;\r
+   } ME_PS2_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers RUN_PC... */\r
+\r
+   typedef union {   /* ME_RUN_PC[0...7] - RUN Peripheral Configuration Registers */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:24;\r
+         vuint32_t  RUN3:1;            /* Peripheral control during RUN3 */\r
+         vuint32_t  RUN2:1;            /* Peripheral control during RUN2 */\r
+         vuint32_t  RUN1:1;            /* Peripheral control during RUN1 */\r
+         vuint32_t  RUN0:1;            /* Peripheral control during RUN0 */\r
+         vuint32_t  DRUN:1;            /* Peripheral control during DRUN */\r
+         vuint32_t  SAFE:1;            /* Peripheral control during SAFE */\r
+         vuint32_t  TEST:1;            /* Peripheral control during TEST */\r
+         vuint32_t  RESET:1;           /* Peripheral control during RESET */\r
+      } B;\r
+   } ME_RUN_PC_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers LP_PC... */\r
+\r
+   typedef union {   /* ME_LP_PC[0...7] - Low Power Peripheral Configuration Registers */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:21;\r
+         vuint32_t  STOP0:1;           /* Peripheral control during STOP0 */\r
+         vuint32_t:1;\r
+         vuint32_t  HALT0:1;           /* Peripheral control during HALT0 */\r
+         vuint32_t:8;\r
+      } B;\r
+   } ME_LP_PC_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers PCTL... */\r
+\r
+   typedef union {   /* ME_PCTL[0...143] - Peripheral Control Registers */\r
+      vuint8_t R;\r
+      struct {\r
+         vuint8_t:1;\r
+         vuint8_t   DBG_F:1;           /* Peripheral control in debug mode */\r
+         vuint8_t   LP_CFG:3;          /* Peripheral configuration select for non-RUN modes */\r
+         vuint8_t   RUN_CFG:3;         /* Peripheral configuration select for RUN modes */\r
+      } B;\r
+   } ME_PCTL_8B_tag;\r
+\r
+\r
+\r
+\r
+   /* Register layout for generated register(s) PS... */\r
+\r
+   typedef union {   /*  */\r
+      vuint32_t R;\r
+   } ME_PS_32B_tag;\r
+\r
+\r
+\r
+\r
+\r
+\r
+   typedef struct ME_struct_tag { /* start of ME_tag */\r
+                                       /* ME_GS - Global Status Register */\r
+      ME_GS_32B_tag GS;                    /* offset: 0x0000 size: 32 bit */\r
+                                      /* ME_MCTL - Mode Control Register */\r
+      ME_MCTL_32B_tag MCTL;                /* offset: 0x0004 size: 32 bit */\r
+      union {\r
+         ME_MEN_32B_tag MER;               /* deprecated - please avoid */\r
+\r
+                                        /* ME_MEN - Mode Enable Register */\r
+         ME_MEN_32B_tag MEN;               /* offset: 0x0008 size: 32 bit */\r
+\r
+      };\r
+                                    /* ME_IS - Interrupt Status Register */\r
+      ME_IS_32B_tag IS;                    /* offset: 0x000C size: 32 bit */\r
+                                      /* ME_IM - Interrupt Mask Register */\r
+      ME_IM_32B_tag IM;                    /* offset: 0x0010 size: 32 bit */\r
+                    /* ME_IMTS - Invalid Mode Transition Status Register */\r
+      ME_IMTS_32B_tag IMTS;                /* offset: 0x0014 size: 32 bit */\r
+                      /* ME_DMTS - Debug Mode Transition Status Register */\r
+      ME_DMTS_32B_tag DMTS;                /* offset: 0x0018 size: 32 bit */\r
+      int8_t ME_reserved_001C_C[4];\r
+      union {\r
+                      /* ME_RESET_MC - RESET Mode Configuration Register */\r
+         ME_RESET_MC_32B_tag RESET_MC;     /* offset: 0x0020 size: 32 bit */\r
+\r
+         ME_RESET_MC_32B_tag RESET;        /* deprecated - please avoid */\r
+\r
+      };\r
+      int8_t ME_reserved_0024_C[4];\r
+      union {\r
+                             /* ME_SAFE_MC - Mode Configuration Register */\r
+         ME_SAFE_MC_32B_tag SAFE_MC;       /* offset: 0x0028 size: 32 bit */\r
+\r
+         ME_SAFE_MC_32B_tag SAFE;          /* deprecated - please avoid */\r
+\r
+      };\r
+      union {\r
+                        /* ME_DRUN_MC - DRUN Mode Configuration Register */\r
+         ME_DRUN_MC_32B_tag DRUN_MC;       /* offset: 0x002C size: 32 bit */\r
+\r
+         ME_DRUN_MC_32B_tag DRUN;          /* deprecated - please avoid */\r
+\r
+      };\r
+      union {\r
+             /* ME_RUN[0..3]_MC - RUN[0..3] Mode Configuration Registers */\r
+         ME_RUN_MC_32B_tag RUN_MC[4];      /* offset: 0x0030  (0x0004 x 4) */\r
+\r
+         ME_RUN_MC_32B_tag RUN[4];            /* offset: 0x0030  (0x0004 x 4) */ /* deprecated - please avoid */\r
+\r
+         struct {\r
+             /* ME_RUN[0..3]_MC - RUN[0..3] Mode Configuration Registers */\r
+            ME_RUN_MC_32B_tag RUN0_MC;     /* offset: 0x0030 size: 32 bit */\r
+            ME_RUN_MC_32B_tag RUN1_MC;     /* offset: 0x0034 size: 32 bit */\r
+            ME_RUN_MC_32B_tag RUN2_MC;     /* offset: 0x0038 size: 32 bit */\r
+            ME_RUN_MC_32B_tag RUN3_MC;     /* offset: 0x003C size: 32 bit */\r
+         };\r
+\r
+      };\r
+      union {\r
+                      /* ME_HALT0_MC - HALT0 Mode Configuration Register */\r
+         ME_HALT0_MC_32B_tag HALT0_MC;     /* offset: 0x0040 size: 32 bit */\r
+\r
+         ME_HALT0_MC_32B_tag HALT0;        /* deprecated - please avoid */\r
+\r
+      };\r
+      int8_t ME_reserved_0044_C[4];\r
+      union {\r
+                       /* ME_STOP0_MC - STOP0 Mode Configration Register */\r
+         ME_STOP0_MC_32B_tag STOP0_MC;     /* offset: 0x0048 size: 32 bit */\r
+\r
+         ME_STOP0_MC_32B_tag STOP0;        /* deprecated - please avoid */\r
+\r
+      };\r
+      int8_t ME_reserved_004C_C[8];\r
+      union {\r
+                 /* ME_STANDBY0_MC - STANDBY0 Mode Configration Register */\r
+         ME_STANDBY0_MC_32B_tag STANDBY0_MC;  /* offset: 0x0054 size: 32 bit */\r
+\r
+         ME_STANDBY0_MC_32B_tag STANDBY0;  /* deprecated - please avoid */\r
+\r
+      };\r
+      int8_t ME_reserved_0058_C[8];\r
+      union {\r
+         ME_PS_32B_tag PS[3];              /* offset: 0x0060  (0x0004 x 3) */\r
+\r
+         struct {\r
+                                /* ME_PS0 - Peripheral Status Register 0 */\r
+            ME_PS0_32B_tag PS0;            /* offset: 0x0060 size: 32 bit */\r
+                                /* ME_PS1 - Peripheral Status Register 1 */\r
+            ME_PS1_32B_tag PS1;            /* offset: 0x0064 size: 32 bit */\r
+                                /* ME_PS2 - Peripheral Status Register 2 */\r
+            ME_PS2_32B_tag PS2;            /* offset: 0x0068 size: 32 bit */\r
+         };\r
+\r
+      };\r
+      int8_t ME_reserved_006C_C[20];\r
+      union {\r
+         ME_RUN_PC_32B_tag RUNPC[8];       /* offset: 0x0080  (0x0004 x 8) */\r
+\r
+            /* ME_RUN_PC[0...7] - RUN Peripheral Configuration Registers */\r
+         ME_RUN_PC_32B_tag RUN_PC[8];      /* offset: 0x0080  (0x0004 x 8) */\r
+\r
+         struct {\r
+            /* ME_RUN_PC[0...7] - RUN Peripheral Configuration Registers */\r
+            ME_RUN_PC_32B_tag RUN_PC0;     /* offset: 0x0080 size: 32 bit */\r
+            ME_RUN_PC_32B_tag RUN_PC1;     /* offset: 0x0084 size: 32 bit */\r
+            ME_RUN_PC_32B_tag RUN_PC2;     /* offset: 0x0088 size: 32 bit */\r
+            ME_RUN_PC_32B_tag RUN_PC3;     /* offset: 0x008C size: 32 bit */\r
+            ME_RUN_PC_32B_tag RUN_PC4;     /* offset: 0x0090 size: 32 bit */\r
+            ME_RUN_PC_32B_tag RUN_PC5;     /* offset: 0x0094 size: 32 bit */\r
+            ME_RUN_PC_32B_tag RUN_PC6;     /* offset: 0x0098 size: 32 bit */\r
+            ME_RUN_PC_32B_tag RUN_PC7;     /* offset: 0x009C size: 32 bit */\r
+         };\r
+\r
+      };\r
+      union {\r
+         ME_LP_PC_32B_tag LPPC[8];          /* offset: 0x00A0  (0x0004 x 8) */\r
+\r
+       /* ME_LP_PC[0...7] - Low Power Peripheral Configuration Registers */\r
+         ME_LP_PC_32B_tag LP_PC[8];        /* offset: 0x00A0  (0x0004 x 8) */\r
+\r
+         struct {\r
+       /* ME_LP_PC[0...7] - Low Power Peripheral Configuration Registers */\r
+            ME_LP_PC_32B_tag LP_PC0;       /* offset: 0x00A0 size: 32 bit */\r
+            ME_LP_PC_32B_tag LP_PC1;       /* offset: 0x00A4 size: 32 bit */\r
+            ME_LP_PC_32B_tag LP_PC2;       /* offset: 0x00A8 size: 32 bit */\r
+            ME_LP_PC_32B_tag LP_PC3;       /* offset: 0x00AC size: 32 bit */\r
+            ME_LP_PC_32B_tag LP_PC4;       /* offset: 0x00B0 size: 32 bit */\r
+            ME_LP_PC_32B_tag LP_PC5;       /* offset: 0x00B4 size: 32 bit */\r
+            ME_LP_PC_32B_tag LP_PC6;       /* offset: 0x00B8 size: 32 bit */\r
+            ME_LP_PC_32B_tag LP_PC7;       /* offset: 0x00BC size: 32 bit */\r
+         };\r
+\r
+      };\r
+      union {\r
+                      /* ME_PCTL[0...143] - Peripheral Control Registers */\r
+         ME_PCTL_8B_tag PCTL[144];         /* offset: 0x00C0  (0x0001 x 144) */\r
+\r
+         struct {\r
+                      /* ME_PCTL[0...143] - Peripheral Control Registers */\r
+            ME_PCTL_8B_tag PCTL0;          /* offset: 0x00C0 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL1;          /* offset: 0x00C1 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL2;          /* offset: 0x00C2 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL3;          /* offset: 0x00C3 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL4;          /* offset: 0x00C4 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL5;          /* offset: 0x00C5 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL6;          /* offset: 0x00C6 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL7;          /* offset: 0x00C7 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL8;          /* offset: 0x00C8 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL9;          /* offset: 0x00C9 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL10;         /* offset: 0x00CA size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL11;         /* offset: 0x00CB size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL12;         /* offset: 0x00CC size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL13;         /* offset: 0x00CD size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL14;         /* offset: 0x00CE size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL15;         /* offset: 0x00CF size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL16;         /* offset: 0x00D0 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL17;         /* offset: 0x00D1 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL18;         /* offset: 0x00D2 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL19;         /* offset: 0x00D3 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL20;         /* offset: 0x00D4 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL21;         /* offset: 0x00D5 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL22;         /* offset: 0x00D6 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL23;         /* offset: 0x00D7 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL24;         /* offset: 0x00D8 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL25;         /* offset: 0x00D9 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL26;         /* offset: 0x00DA size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL27;         /* offset: 0x00DB size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL28;         /* offset: 0x00DC size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL29;         /* offset: 0x00DD size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL30;         /* offset: 0x00DE size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL31;         /* offset: 0x00DF size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL32;         /* offset: 0x00E0 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL33;         /* offset: 0x00E1 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL34;         /* offset: 0x00E2 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL35;         /* offset: 0x00E3 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL36;         /* offset: 0x00E4 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL37;         /* offset: 0x00E5 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL38;         /* offset: 0x00E6 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL39;         /* offset: 0x00E7 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL40;         /* offset: 0x00E8 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL41;         /* offset: 0x00E9 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL42;         /* offset: 0x00EA size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL43;         /* offset: 0x00EB size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL44;         /* offset: 0x00EC size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL45;         /* offset: 0x00ED size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL46;         /* offset: 0x00EE size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL47;         /* offset: 0x00EF size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL48;         /* offset: 0x00F0 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL49;         /* offset: 0x00F1 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL50;         /* offset: 0x00F2 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL51;         /* offset: 0x00F3 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL52;         /* offset: 0x00F4 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL53;         /* offset: 0x00F5 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL54;         /* offset: 0x00F6 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL55;         /* offset: 0x00F7 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL56;         /* offset: 0x00F8 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL57;         /* offset: 0x00F9 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL58;         /* offset: 0x00FA size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL59;         /* offset: 0x00FB size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL60;         /* offset: 0x00FC size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL61;         /* offset: 0x00FD size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL62;         /* offset: 0x00FE size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL63;         /* offset: 0x00FF size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL64;         /* offset: 0x0100 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL65;         /* offset: 0x0101 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL66;         /* offset: 0x0102 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL67;         /* offset: 0x0103 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL68;         /* offset: 0x0104 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL69;         /* offset: 0x0105 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL70;         /* offset: 0x0106 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL71;         /* offset: 0x0107 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL72;         /* offset: 0x0108 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL73;         /* offset: 0x0109 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL74;         /* offset: 0x010A size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL75;         /* offset: 0x010B size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL76;         /* offset: 0x010C size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL77;         /* offset: 0x010D size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL78;         /* offset: 0x010E size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL79;         /* offset: 0x010F size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL80;         /* offset: 0x0110 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL81;         /* offset: 0x0111 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL82;         /* offset: 0x0112 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL83;         /* offset: 0x0113 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL84;         /* offset: 0x0114 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL85;         /* offset: 0x0115 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL86;         /* offset: 0x0116 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL87;         /* offset: 0x0117 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL88;         /* offset: 0x0118 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL89;         /* offset: 0x0119 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL90;         /* offset: 0x011A size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL91;         /* offset: 0x011B size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL92;         /* offset: 0x011C size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL93;         /* offset: 0x011D size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL94;         /* offset: 0x011E size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL95;         /* offset: 0x011F size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL96;         /* offset: 0x0120 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL97;         /* offset: 0x0121 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL98;         /* offset: 0x0122 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL99;         /* offset: 0x0123 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL100;        /* offset: 0x0124 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL101;        /* offset: 0x0125 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL102;        /* offset: 0x0126 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL103;        /* offset: 0x0127 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL104;        /* offset: 0x0128 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL105;        /* offset: 0x0129 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL106;        /* offset: 0x012A size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL107;        /* offset: 0x012B size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL108;        /* offset: 0x012C size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL109;        /* offset: 0x012D size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL110;        /* offset: 0x012E size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL111;        /* offset: 0x012F size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL112;        /* offset: 0x0130 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL113;        /* offset: 0x0131 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL114;        /* offset: 0x0132 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL115;        /* offset: 0x0133 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL116;        /* offset: 0x0134 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL117;        /* offset: 0x0135 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL118;        /* offset: 0x0136 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL119;        /* offset: 0x0137 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL120;        /* offset: 0x0138 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL121;        /* offset: 0x0139 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL122;        /* offset: 0x013A size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL123;        /* offset: 0x013B size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL124;        /* offset: 0x013C size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL125;        /* offset: 0x013D size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL126;        /* offset: 0x013E size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL127;        /* offset: 0x013F size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL128;        /* offset: 0x0140 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL129;        /* offset: 0x0141 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL130;        /* offset: 0x0142 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL131;        /* offset: 0x0143 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL132;        /* offset: 0x0144 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL133;        /* offset: 0x0145 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL134;        /* offset: 0x0146 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL135;        /* offset: 0x0147 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL136;        /* offset: 0x0148 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL137;        /* offset: 0x0149 size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL138;        /* offset: 0x014A size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL139;        /* offset: 0x014B size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL140;        /* offset: 0x014C size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL141;        /* offset: 0x014D size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL142;        /* offset: 0x014E size: 8 bit */\r
+            ME_PCTL_8B_tag PCTL143;        /* offset: 0x014F size: 8 bit */\r
+         };\r
+\r
+      };\r
+   } ME_tag;\r
+\r
+\r
+#define ME    (*(volatile ME_tag *) 0xC3FDC000UL)\r
+\r
+\r
+\r
+/****************************************************************/\r
+/*                                                              */\r
+/* Module: OSC  */\r
+/*                                                              */\r
+/****************************************************************/\r
+\r
+   typedef union {   /* OSC_CTL - Control Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  OSCBYP:1;          /* High Frequency Oscillator Bypass */\r
+         vuint32_t:7;\r
+         vuint32_t  EOCV:8;            /* End of Count Value */\r
+         vuint32_t  M_OSC:1;           /* High Frequency Oscillator Clock Interrupt Mask */\r
+         vuint32_t:2;\r
+         vuint32_t  OSCDIV:5;          /* High Frequency Oscillator Division Factor */\r
+         vuint32_t  I_OSC:1;           /* High Frequency Oscillator Clock Interrupt */\r
+         vuint32_t:5;\r
+         vuint32_t S_OSC:1;\r
+         vuint32_t OSCON:1;      } B;\r
+   } OSC_CTL_32B_tag;\r
+\r
+\r
+\r
+   typedef struct OSC_struct_tag { /* start of OSC_tag */\r
+                                           /* OSC_CTL - Control Register */\r
+      OSC_CTL_32B_tag CTL;                 /* offset: 0x0000 size: 32 bit */\r
+   } OSC_tag;\r
+\r
+\r
+#define OSC   (*(volatile OSC_tag *) 0xC3FE0000UL)\r
+\r
+\r
+\r
+/****************************************************************/\r
+/*                                                              */\r
+/* Module: RC  */\r
+/*                                                              */\r
+/****************************************************************/\r
+\r
+   typedef union {   /* RC_CTL - Control Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:10;\r
+         vuint32_t  RCTRIM:6;          /* Main RC Trimming Bits */\r
+         vuint32_t:3;\r
+         vuint32_t  RCDIV:5;           /* Main RC Clock Division Factor */\r
+         vuint32_t:2;\r
+         vuint32_t  S_RC_STDBY:1;      /* MRC Oscillator Powerdown Status */\r
+         vuint32_t:5;\r
+      } B;\r
+   } RC_CTL_32B_tag;\r
+\r
+\r
+\r
+   typedef struct RC_struct_tag { /* start of RC_tag */\r
+                                            /* RC_CTL - Control Register */\r
+      RC_CTL_32B_tag CTL;                  /* offset: 0x0000 size: 32 bit */\r
+   } RC_tag;\r
+\r
+\r
+#define RC    (*(volatile RC_tag *) 0xC3FE0060UL)\r
+\r
+\r
+\r
+/****************************************************************/\r
+/*                                                              */\r
+/* Module: PLLD  */\r
+/*                                                              */\r
+/****************************************************************/\r
+\r
+   typedef union {   /* PLLD_CR - Control Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:2;\r
+         vuint32_t  IDF:4;             /* PLL Input Division Factor */\r
+         vuint32_t  ODF:2;             /* PLL Output Division Factor */\r
+         vuint32_t:1;\r
+         vuint32_t  NDIV:7;            /* PLL Loop Division Factor */\r
+         vuint32_t:7;\r
+         vuint32_t  EN_PLL_SW:1;       /* Enable Progressive Clock Switching */\r
+         vuint32_t  MODE:1;            /* Activate 1:1 Mode */\r
+         vuint32_t  UNLOCK_ONCE:1;     /* PLL Loss of Lock */\r
+         vuint32_t  M_LOCK:1;          /* Mask for the i_lock Output Interrupt */\r
+         vuint32_t  I_LOCK:1;          /* PLL Lock Signal Toggle Indicator */\r
+         vuint32_t  S_LOCK:1;          /* PLL has Aquired Lock */\r
+         vuint32_t  PLL_FAIL_MASK:1;   /* PLL Fail Mask */\r
+         vuint32_t  PLL_FAIL_FLAG:1;   /* PLL Fail Flag */\r
+         vuint32_t  PLL_ON:1;          /* PLL ON Bit */\r
+      } B;\r
+   } PLLD_CR_32B_tag;\r
+\r
+   typedef union {   /* PLLD_MR - PLLD Modulation Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  STRB_BYPASS:1;     /* Strobe Bypass */\r
+         vuint32_t:1;\r
+         vuint32_t  SPRD_SEL:1;        /* Spread Type Selection */\r
+         vuint32_t  MOD_PERIOD:13;     /* Modulation Period */\r
+         vuint32_t  SSCG_EN:1;         /* Spread Spectrum Clock Generation Enable */\r
+         vuint32_t  INC_STEP:15;       /* Increment Step */\r
+      } B;\r
+   } PLLD_MR_32B_tag;\r
+\r
+\r
+\r
+   typedef struct PLLD_struct_tag { /* start of PLLD_tag */\r
+                                           /* PLLD_CR - Control Register */\r
+      PLLD_CR_32B_tag CR;                  /* offset: 0x0000 size: 32 bit */\r
+                                   /* PLLD_MR - PLLD Modulation Register */\r
+      PLLD_MR_32B_tag MR;                  /* offset: 0x0004 size: 32 bit */\r
+         \r
+         vuint32_t plld_reserved[6];\r
+   } PLLD_tag;\r
+\r
+\r
+#define PLLD0 (*(volatile PLLD_tag *) 0xC3FE00A0UL)\r
+#define PLLD1 (*(volatile PLLD_tag *) 0xC3FE00C0UL)\r
+\r
+\r
+\r
+/****************************************************************/\r
+/*                                                              */\r
+/* Module: CMU  */\r
+/*                                                              */\r
+/****************************************************************/\r
+\r
+   typedef union {   /* CMU_CSR - Control Status Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:8;\r
+         vuint32_t  SFM:1;             /* Start Frequency Measure */\r
+         vuint32_t:13;\r
+         vuint32_t  CKSEL1:2;          /* RC Oscillator(s) Selection Bit */\r
+         vuint32_t:5;\r
+         vuint32_t  RCDIV:2;           /* RCfast Clock Division Factor */\r
+         vuint32_t  CME_A:1;           /* PLL_A Clock Monitor Enable */\r
+      } B;\r
+   } CMU_CSR_32B_tag;\r
+\r
+   typedef union {   /* CMU_FDR - Frequency Display Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:12;\r
+         vuint32_t  FD:20;             /* Measured Frequency Bits */\r
+      } B;\r
+   } CMU_FDR_32B_tag;\r
+\r
+   typedef union {   /* CMU_HFREFR_A - High Frequency Reference Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:20;\r
+         vuint32_t  HFREF_A:12;        /* High Frequency Reference Value */\r
+      } B;\r
+   } CMU_HFREFR_A_32B_tag;\r
+\r
+   typedef union {   /* CMU_LFREFR_A - Low Frequency Reference Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:20;\r
+         vuint32_t  LFREF_A:12;        /* Low Frequency Reference Value */\r
+      } B;\r
+   } CMU_LFREFR_A_32B_tag;\r
+\r
+   typedef union {   /* CMU_ISR - Interrupt Status Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:28;\r
+         vuint32_t  FLCI_A:1;          /* PLL_A Clock Frequency less than Reference Clock Interrupt */\r
+         vuint32_t  FHH_AI:1;          /* PLL_A Clock Frequency higher than high Reference Interrupt */\r
+         vuint32_t  FLLI_A:1;          /* PLL_A Clock Frequency less than low Reference Interrupt */\r
+         vuint32_t  OLRI:1;            /* Oscillator Frequency less than RC Frequency Interrupt */\r
+      } B;\r
+   } CMU_ISR_32B_tag;\r
+\r
+   typedef union {   /* CMU_IMR - Interrupt Mask Register */\r
+      vuint32_t R;\r
+   } CMU_IMR_32B_tag;\r
+\r
+   typedef union {   /* CMU_MDR - Measurement Duration Register */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t:12;\r
+         vuint32_t  MD:20;             /* Measurment Duration Bits */\r
+      } B;\r
+   } CMU_MDR_32B_tag;\r
+\r
+\r
+\r
+   typedef struct CMU_struct_tag { /* start of CMU_tag */\r
+                                    /* CMU_CSR - Control Status Register */\r
+      CMU_CSR_32B_tag CSR;                 /* offset: 0x0000 size: 32 bit */\r
+                                 /* CMU_FDR - Frequency Display Register */\r
+      CMU_FDR_32B_tag FDR;                 /* offset: 0x0004 size: 32 bit */\r
+                     /* CMU_HFREFR_A - High Frequency Reference Register */\r
+      CMU_HFREFR_A_32B_tag HFREFR_A;       /* offset: 0x0008 size: 32 bit */\r
+                      /* CMU_LFREFR_A - Low Frequency Reference Register */\r
+      CMU_LFREFR_A_32B_tag LFREFR_A;       /* offset: 0x000C size: 32 bit */\r
+                                  /* CMU_ISR - Interrupt Status Register */\r
+      CMU_ISR_32B_tag ISR;                 /* offset: 0x0010 size: 32 bit */\r
+                                    /* CMU_IMR - Interrupt Mask Register */\r
+      CMU_IMR_32B_tag IMR;                 /* offset: 0x0014 size: 32 bit */\r
+                              /* CMU_MDR - Measurement Duration Register */\r
+      CMU_MDR_32B_tag MDR;                 /* offset: 0x0018 size: 32 bit */\r
+   } CMU_tag;\r
+\r
+\r
+#define CMU0  (*(volatile CMU_tag *) 0xC3FE0100UL)\r
+#define CMU1  (*(volatile CMU_tag *) 0xC3FE0120UL)\r
+#define CMU2  (*(volatile CMU_tag *) 0xC3FE0140UL)\r
+\r
+\r
+\r
+/****************************************************************/\r
+/*                                                              */\r
+/* Module: CGM  */\r
+/*                                                              */\r
+/****************************************************************/\r
+\r
+   typedef union {   /* Output Clock Enable Register */\r
+      vuint32_t R;\r
+      vuint8_t   BYTE[4];    /* individual bytes can be accessed */\r
+      vuint16_t  HALF[2];    /* individual halfwords can be accessed */\r
+      vuint32_t  WORD;       /* individual words can be accessed */\r
+      struct {\r
+         vuint32_t:31;\r
+         vuint32_t  EN:1;              /* Clock Enable Bit */\r
+      } B;\r
+   } CGM_OC_EN_32B_tag;\r
+\r
+   typedef union {   /* Output Clock Division Select Register */\r
+      vuint32_t R;\r
+      vuint8_t   BYTE[4];    /* individual bytes can be accessed */\r
+      vuint16_t  HALF[2];    /* individual halfwords can be accessed */\r
+      vuint32_t  WORD;       /* individual words can be accessed */\r
+      struct {\r
+         vuint32_t:2;\r
+         vuint32_t  SELDIV:2;          /* Output Clock Division Select */\r
+         vuint32_t  SELCTL:4;          /* Output Clock Source Selection Control */\r
+         vuint32_t:24;\r
+      } B;\r
+   } CGM_OCDS_SC_32B_tag;\r
+\r
+   typedef union {   /* System Clock Select Status Register */\r
+      vuint32_t R;\r
+      vuint8_t   BYTE[4];    /* individual bytes can be accessed */\r
+      vuint16_t  HALF[2];    /* individual halfwords can be accessed */\r
+      vuint32_t  WORD;       /* individual words can be accessed */\r
+      struct {\r
+         vuint32_t:4;\r
+         vuint32_t  SELSTAT:4;         /* System Clock Source Selection Status */\r
+         vuint32_t:24;\r
+      } B;\r
+   } CGM_SC_SS_32B_tag;\r
+\r
+   typedef union {   /* System Clock Divider Configuration Register */\r
+      vuint32_t R;\r
+      vuint8_t   BYTE[4];    /* individual bytes can be accessed */\r
+      vuint16_t  HALF[2];    /* individual halfwords can be accessed */\r
+      vuint32_t  WORD;       /* individual words can be accessed */\r
+      struct {\r
+         vuint32_t  DE0:1;             /* Divider 0 Enable */\r
+         vuint32_t:3;\r
+         vuint32_t  DIV0:4;            /* Divider 0 Value */\r
+         vuint32_t:24;\r
+      } B;\r
+   } CGM_SC_DC0_3_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers SC_DC... */\r
+\r
+   typedef union {   /* System Clock Divider Configuration Register */\r
+      vuint8_t R;\r
+      struct {\r
+         vuint8_t   DE:1;              /* Divider Enable */\r
+         vuint8_t:3;\r
+         vuint8_t   DIV:4;             /* Divider Division Value */\r
+      } B;\r
+   } CGM_SC_DC_8B_tag;\r
+\r
+\r
+   /* Register layout for all registers AC_SC... */\r
+\r
+   typedef union {   /* Auxiliary Clock Select Control Registers */\r
+      vuint32_t R;\r
+      vuint8_t   BYTE[4];    /* individual bytes can be accessed */\r
+      vuint16_t  HALF[2];    /* individual halfwords can be accessed */\r
+      vuint32_t  WORD;       /* individual words can be accessed */\r
+      struct {\r
+         vuint32_t:4;\r
+         vuint32_t  SELCTL:4;          /* Auxliary Clock Source Selection Control */\r
+         vuint32_t:24;\r
+      } B;\r
+   } CGM_AC_SC_32B_tag;\r
+\r
+\r
+   /* Register layout for all registers AC_DC0_3... */\r
+\r
+   typedef union {   /* Auxiliary Clock Divider Configuration Registers */\r
+      vuint32_t R;\r
+      struct {\r
+         vuint32_t  DE0:1;             /* Divider 0 Enable */\r
+         vuint32_t:3;\r
+         vuint32_t  DIV0:4;            /* Divider 0 Value */\r
+         vuint32_t  DE1:1;             /* Divider 1 Enable */\r
+         vuint32_t:3;\r
+         vuint32_t  DIV1:4;            /* Divider 1 Value */\r
+         vuint32_t:16;\r
+      } B;\r
+   } CGM_AC_DC0_3_32B_tag;\r
+\r
+\r
+   typedef struct CGM_AUXCLK_struct_tag {\r
+\r
+                             /* Auxiliary Clock Select Control Registers */\r
+      CGM_AC_SC_32B_tag AC_SC;            /* relative offset: 0x0000 */\r
+                      /* Auxiliary Clock Divider Configuration Registers */\r
+      CGM_AC_DC0_3_32B_tag AC_DC0_3;      /* relative offset: 0x0004 */\r
+\r
+   } CGM_AUXCLK_tag;\r
+\r
+\r
+   typedef struct CGM_struct_tag { /* start of CGM_tag */\r
+      OSC_CTL_32B_tag OSC_CTL;             /* offset: 0x0000 size: 32 bit */\r
+      int8_t CGM_reserved_0004[92];\r
+      RC_CTL_32B_tag RC_CTL;               /* offset: 0x0060 size: 32 bit */\r
+      int8_t CGM_reserved_0064[60];\r
+      PLLD_tag FMPLL[2];                   /* offset: 0x00A0  (0x0020 x 2) */\r
+      int8_t CGM_reserved_00E0[32];\r
+      CMU_CSR_32B_tag CMU_0_CSR;           /* offset: 0x0100 size: 32 bit */\r
+      CMU_FDR_32B_tag CMU_0_FDR;           /* offset: 0x0104 size: 32 bit */\r
+      CMU_HFREFR_A_32B_tag CMU_0_HFREFR_A;  /* offset: 0x0108 size: 32 bit */\r
+      CMU_LFREFR_A_32B_tag CMU_0_LFREFR_A;  /* offset: 0x010C size: 32 bit */\r
+      CMU_ISR_32B_tag CMU_0_ISR;           /* offset: 0x0110 size: 32 bit */\r
+      CMU_IMR_32B_tag CMU_0_IMR;           /* offset: 0x0114 size: 32 bit */\r
+      CMU_MDR_32B_tag CMU_0_MDR;           /* offset: 0x0118 size: 32 bit */\r
+      int8_t CGM_reserved_011C[4];\r
+      CMU_CSR_32B_tag CMU_1_CSR;           /* offset: 0x0120 size: 32 bit */\r
+      int8_t CGM_reserved_0124[4];\r
+      CMU_HFREFR_A_32B_tag CMU_1_HFREFR_A;  /* offset: 0x0128 size: 32 bit */\r
+      CMU_LFREFR_A_32B_tag CMU_1_LFREFR_A;  /* offset: 0x012C size: 32 bit */\r
+      CMU_ISR_32B_tag CMU_1_ISR;           /* offset: 0x0130 size: 32 bit */\r
+      int8_t CGM_reserved_0134[572];\r
+                                  &nbs