LED blink
[gnuk/gnuk.git] / src / usb-icc.c
1 /*
2  * usb-icc.c -- USB CCID/ICCD protocol handling
3  *
4  * Copyright (C) 2010 Free Software Initiative of Japan
5  * Author: NIIBE Yutaka <gniibe@fsij.org>
6  *
7  * This file is a part of Gnuk, a GnuPG USB Token implementation.
8  *
9  * Gnuk is free software: you can redistribute it and/or modify it
10  * under the terms of the GNU General Public License as published by
11  * the Free Software Foundation, either version 3 of the License, or
12  * (at your option) any later version.
13  *
14  * Gnuk is distributed in the hope that it will be useful, but WITHOUT
15  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
16  * or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
17  * License for more details.
18  *
19  * You should have received a copy of the GNU General Public License
20  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
21  *
22  */
23
24 #include "config.h"
25 #include "ch.h"
26 #include "hal.h"
27 #include "gnuk.h"
28 #include "usb_lib.h"
29 #include "usb_desc.h"
30 #include "usb_mem.h"
31 #include "hw_config.h"
32 #include "usb_istr.h"
33
34 extern void *memmove(void *dest, const void *src, size_t n);
35
36 #define ICC_SET_PARAMS          0x61 /* non-ICCD command  */
37 #define ICC_POWER_ON            0x62
38 #define ICC_POWER_OFF           0x63
39 #define ICC_SLOT_STATUS         0x65 /* non-ICCD command */
40 #define ICC_GET_PARAMS          0x6C /* non-ICCD command */
41 #define ICC_XFR_BLOCK           0x6F
42 #define ICC_DATA_BLOCK_RET      0x80
43 #define ICC_SLOT_STATUS_RET     0x81 /* non-ICCD result */
44 #define ICC_PARAMS_RET          0x82 /* non-ICCD result */
45
46 #define ICC_MSG_SEQ_OFFSET      6
47 #define ICC_MSG_STATUS_OFFSET   7
48 #define ICC_MSG_ERROR_OFFSET    8
49 #define ICC_MSG_CHAIN_OFFSET    9
50 #define ICC_MSG_DATA_OFFSET     10      /* == ICC_MSG_HEADER_SIZE */
51 #define ICC_MAX_MSG_DATA_SIZE   (USB_BUF_SIZE - ICC_MSG_HEADER_SIZE)
52
53 #define ICC_STATUS_RUN          0x00
54 #define ICC_STATUS_PRESENT      0x01
55 #define ICC_STATUS_NOTPRESENT   0x02
56 #define ICC_CMD_STATUS_OK       0x00
57 #define ICC_CMD_STATUS_ERROR    0x40
58 #define ICC_CMD_STATUS_TIMEEXT  0x80
59
60 #define ICC_ERROR_XFR_OVERRUN   0xFC
61
62 /*
63  * Since command-byte is at offset 0,
64  * error with offset 0 means "command not supported".
65  */
66 #define ICC_OFFSET_CMD_NOT_SUPPORTED 0
67 #define ICC_OFFSET_PARAM 8
68
69 struct icc_header {
70   uint8_t msg_type;
71   int32_t data_len;
72   uint8_t slot;
73   uint8_t seq;
74   uint8_t rsvd;
75   uint16_t param;
76 } __attribute__((packed));
77
78 int icc_data_size;
79
80 /*
81  * USB-ICC communication could be considered "half duplex".
82  *
83  * While the device is sending something, there is no possibility for
84  * the device to receive anything.
85  *
86  * While the device is receiving something, there is no possibility
87  * for the device to send anything.
88  * 
89  * Thus, the buffer can be shared for RX and TX.
90  */
91
92 /*
93  * Buffer of USB communication: for both of RX and TX
94  *
95  * The buffer will be filled by multiple RX transactions (Bulk-OUT)
96  * or will be used for multiple TX transactions (Bulk-IN)
97  */
98 uint8_t icc_buffer[USB_BUF_SIZE];
99 uint8_t icc_seq;
100
101 /*
102  * Pointer to ICC_BUFFER
103  */
104 static uint8_t *icc_next_p;
105
106 /*
107  * Chain pointer: This implementation support two packets in chain (not more)
108  */
109 static uint8_t *icc_chain_p;
110
111 /*
112  * Whole size of TX transfer (Bulk-IN transactions)
113  */
114 static int icc_tx_size;
115
116 static Thread *icc_thread;
117
118 #define EV_RX_DATA_READY (eventmask_t)1  /* USB Rx data available  */
119 /* EV_EXEC_FINISHED == 2 */
120 #define EV_TX_FINISHED (eventmask_t)4  /* USB Tx finished  */
121
122 /*
123  * Tx done callback
124  */
125 void
126 EP1_IN_Callback (void)
127 {
128   if (icc_next_p == NULL)
129     /* The sequence of Bulk-IN transactions finished */
130     chEvtSignalI (icc_thread, EV_TX_FINISHED);
131   else if (icc_next_p == &icc_buffer[icc_tx_size])
132     /* It was multiple of USB_LL_BUF_SIZE */
133     {
134       /* Send the last 0-DATA transcation of Bulk-IN in the transactions */
135       icc_next_p = NULL;
136       USB_SIL_Write (EP1_IN, icc_buffer, 0);
137       SetEPTxValid (ENDP1);
138     }
139   else
140     {
141       int tx_size = USB_LL_BUF_SIZE;
142       uint8_t *p = icc_next_p;
143
144       icc_next_p += USB_LL_BUF_SIZE;
145       if (icc_next_p > &icc_buffer[icc_tx_size])
146         {
147           icc_next_p = NULL;
148           tx_size = &icc_buffer[icc_tx_size] - p;
149         }
150
151       USB_SIL_Write (EP1_IN, p, tx_size);
152       SetEPTxValid (ENDP1);
153     }
154 }
155
156 static void
157 icc_prepare_receive (int chain)
158 {
159   if (chain)
160     icc_next_p = icc_chain_p;
161   else
162     icc_next_p = icc_buffer;
163
164   SetEPRxValid (ENDP2);
165 }
166
167 /*
168  * Rx ready callback
169  */
170 void
171 EP2_OUT_Callback (void)
172 {
173   int len;
174
175   len = USB_SIL_Read (EP2_OUT, icc_next_p);
176
177   if (len == USB_LL_BUF_SIZE) /* The sequence of transactions continues */
178     {
179       icc_next_p += USB_LL_BUF_SIZE;
180       SetEPRxValid (ENDP2);
181       if ((icc_next_p - icc_buffer) >= USB_BUF_SIZE)
182         /* No room to receive any more */
183         {
184           DEBUG_INFO ("ERR0F\r\n");
185           icc_next_p -= USB_LL_BUF_SIZE; /* Just for not overrun the buffer */
186           /*
187            * Receive until the end of the sequence
188            * (and discard the whole block)
189            */
190         }
191     }
192   else                          /* Finished */
193     {
194       struct icc_header *icc_header;
195       int data_len;
196
197       icc_next_p += len;
198       if (icc_chain_p)
199         {
200           icc_header = (struct icc_header *)icc_chain_p;
201           icc_data_size = (icc_next_p - icc_chain_p) - ICC_MSG_HEADER_SIZE;
202         }
203       else
204         {
205           icc_header = (struct icc_header *)icc_buffer;
206           icc_data_size = (icc_next_p - icc_buffer) - ICC_MSG_HEADER_SIZE;
207         }
208
209       /* NOTE: We're little endian, nothing to convert */
210       data_len = icc_header->data_len;
211       icc_seq = icc_header->seq;
212
213       if (icc_data_size != data_len)
214         {
215           DEBUG_INFO ("ERR0E\r\n");
216           /* Ignore the whole block */
217           icc_chain_p = NULL;
218           icc_prepare_receive (0);
219         }
220       else
221         /* Notify icc_thread */
222         chEvtSignalI (icc_thread, EV_RX_DATA_READY);
223     }
224 }
225
226 volatile enum icc_state icc_state;
227
228 /*
229  * ATR (Answer To Reset) string
230  *
231  * TS = 0x3B: Direct conversion
232  * T0 = 0x94: TA1 and TD1 follow, 4 historical bytes
233  * TA1 = 0x11: FI=1, DI=1
234  * TD1 = 0x81: TD2 follows, T=1
235  * TD2 = 0x31: TA3 and TB3 follow, T=1
236  * TA3 = 0xFE: IFSC = 254 bytes
237  * TB3 = 0x55: BWI = 5, CWI = 5   (BWT timeout 3.2 sec)
238  * Historical bytes: "FSIJ"
239  * XOR check
240  *
241  */
242 static const char ATR[] = {
243   0x3B, 0x94, 0x11, 0x81, 0x31, 0xFE, 0x55,
244  'F', 'S', 'I', 'J',
245  (0x94^0x11^0x81^0x31^0xFE^0x55^'F'^'S'^'I'^'J')
246 };
247
248 /*
249  * Send back error
250  */
251 void
252 icc_error (int offset)
253 {
254   uint8_t *icc_reply;
255
256   if (icc_chain_p)
257     icc_reply = icc_chain_p;
258   else
259     icc_reply = icc_buffer;
260
261   icc_reply[0] = ICC_SLOT_STATUS_RET; /* Any value should be OK */
262   icc_reply[1] = 0x00;
263   icc_reply[2] = 0x00;
264   icc_reply[3] = 0x00;
265   icc_reply[4] = 0x00;
266   icc_reply[5] = 0x00;  /* Slot */
267   icc_reply[ICC_MSG_SEQ_OFFSET] = icc_seq;
268   if (icc_state == ICC_STATE_START)
269     /* 1: ICC present but not activated 2: No ICC present */
270     icc_reply[ICC_MSG_STATUS_OFFSET] = 1;
271   else
272     /* An ICC is present and active */
273     icc_reply[ICC_MSG_STATUS_OFFSET] = 0;
274   icc_reply[ICC_MSG_STATUS_OFFSET] |= ICC_CMD_STATUS_ERROR; /* Failed */
275   icc_reply[ICC_MSG_ERROR_OFFSET] = offset;
276   icc_reply[ICC_MSG_CHAIN_OFFSET] = 0x00;
277
278   icc_next_p = NULL;    /* This is a single transaction Bulk-IN */
279   icc_tx_size = ICC_MSG_HEADER_SIZE;
280   USB_SIL_Write (EP1_IN, icc_reply, icc_tx_size);
281   SetEPTxValid (ENDP1);
282 }
283
284 static Thread *gpg_thread;
285 static WORKING_AREA(waGPGthread, 128*16);
286 extern msg_t GPGthread (void *arg);
287
288
289 /* Send back ATR (Answer To Reset) */
290 enum icc_state
291 icc_power_on (void)
292 {
293   int size_atr;
294
295   if (gpg_thread == NULL)
296     gpg_thread = chThdCreateStatic (waGPGthread, sizeof(waGPGthread),
297                                     NORMALPRIO, GPGthread, (void *)icc_thread);
298
299   size_atr = sizeof (ATR);
300   icc_buffer[0] = ICC_DATA_BLOCK_RET;
301   icc_buffer[1] = size_atr;
302   icc_buffer[2] = 0x00;
303   icc_buffer[3] = 0x00;
304   icc_buffer[4] = 0x00;
305   icc_buffer[5] = 0x00; /* Slot */
306   icc_buffer[ICC_MSG_SEQ_OFFSET] = icc_seq;
307   icc_buffer[ICC_MSG_STATUS_OFFSET] = 0x00;
308   icc_buffer[ICC_MSG_ERROR_OFFSET] = 0x00;
309   icc_buffer[ICC_MSG_CHAIN_OFFSET] = 0x00;
310   memcpy (&icc_buffer[ICC_MSG_DATA_OFFSET], ATR, size_atr);
311
312   icc_next_p = NULL;    /* This is a single transaction Bulk-IN */
313   icc_tx_size = ICC_MSG_HEADER_SIZE + size_atr;
314   USB_SIL_Write (EP1_IN, icc_buffer, icc_tx_size);
315   SetEPTxValid (ENDP1);
316   DEBUG_INFO ("ON\r\n");
317
318   return ICC_STATE_WAIT;
319 }
320
321 static void
322 icc_send_status (void)
323 {
324   uint8_t *icc_reply;
325
326   if (icc_chain_p)
327     icc_reply = icc_chain_p;
328   else
329     icc_reply = icc_buffer;
330
331   icc_reply[0] = ICC_SLOT_STATUS_RET;
332   icc_reply[1] = 0x00;
333   icc_reply[2] = 0x00;
334   icc_reply[3] = 0x00;
335   icc_reply[4] = 0x00;
336   icc_reply[5] = 0x00;  /* Slot */
337   icc_reply[ICC_MSG_SEQ_OFFSET] = icc_seq;
338   if (icc_state == ICC_STATE_START)
339     /* 1: ICC present but not activated 2: No ICC present */
340     icc_reply[ICC_MSG_STATUS_OFFSET] = 1;
341   else
342     /* An ICC is present and active */
343     icc_reply[ICC_MSG_STATUS_OFFSET] = 0;
344   icc_reply[ICC_MSG_ERROR_OFFSET] = 0x00;
345   icc_reply[ICC_MSG_CHAIN_OFFSET] = 0x00;
346
347   icc_next_p = NULL;    /* This is a single transaction Bulk-IN */
348   icc_tx_size = ICC_MSG_HEADER_SIZE;
349   USB_SIL_Write (EP1_IN, icc_reply, icc_tx_size);
350   SetEPTxValid (ENDP1);
351
352 #ifdef DEBUG_MORE
353   DEBUG_INFO ("St\r\n");
354 #endif
355 }
356
357 enum icc_state
358 icc_power_off (void)
359 {
360   icc_data_size = 0;
361
362   if (gpg_thread)
363     {
364       chThdTerminate (gpg_thread);
365       chEvtSignal (gpg_thread, (eventmask_t)1);
366       chThdWait (gpg_thread);
367       gpg_thread = NULL;
368     }
369
370   icc_send_status ();
371   DEBUG_INFO ("OFF\r\n");
372   return ICC_STATE_START;
373 }
374
375 int res_APDU_size;
376
377 static void
378 icc_send_data_block_filling_header (int len)
379 {
380   int tx_size = USB_LL_BUF_SIZE;
381   uint8_t *p = icc_buffer;
382
383   icc_buffer[0] = ICC_DATA_BLOCK_RET;
384   icc_buffer[1] = len & 0xFF;
385   icc_buffer[2] = (len >> 8)& 0xFF;
386   icc_buffer[3] = (len >> 16)& 0xFF;
387   icc_buffer[4] = (len >> 24)& 0xFF;
388   icc_buffer[5] = 0x00; /* Slot */
389   icc_buffer[ICC_MSG_SEQ_OFFSET] = icc_seq;
390   icc_buffer[ICC_MSG_STATUS_OFFSET] = 0;
391   icc_buffer[ICC_MSG_ERROR_OFFSET] = 0;
392   icc_buffer[ICC_MSG_CHAIN_OFFSET] = 0;
393
394   icc_tx_size = ICC_MSG_HEADER_SIZE + len;
395   icc_next_p = icc_buffer + USB_LL_BUF_SIZE;
396   if (icc_next_p > &icc_buffer[icc_tx_size])
397     {
398       icc_next_p = NULL;
399       tx_size = &icc_buffer[icc_tx_size] - p;
400     }
401
402   USB_SIL_Write (EP1_IN, p, tx_size);
403   SetEPTxValid (ENDP1);
404 #ifdef DEBUG_MORE
405   DEBUG_INFO ("DATA\r\n");
406 #endif
407 }
408
409 static void
410 icc_send_data_block (uint8_t status, uint8_t chain)
411 {
412   uint8_t *icc_reply;
413
414   if (icc_chain_p)
415     icc_reply = icc_chain_p;
416   else
417     icc_reply = icc_buffer;
418
419   icc_reply[0] = ICC_DATA_BLOCK_RET;
420   icc_reply[1] = 0x00;
421   icc_reply[2] = 0x00;
422   icc_reply[3] = 0x00;
423   icc_reply[4] = 0x00;
424   icc_reply[5] = 0x00;  /* Slot */
425   icc_reply[ICC_MSG_SEQ_OFFSET] = icc_seq;
426   icc_reply[ICC_MSG_STATUS_OFFSET] = status;
427   icc_reply[ICC_MSG_ERROR_OFFSET] = 0x00;
428   icc_reply[ICC_MSG_CHAIN_OFFSET] = chain;
429
430   icc_next_p = NULL;    /* This is a single transaction Bulk-IN */
431   icc_tx_size = ICC_MSG_HEADER_SIZE;
432   USB_SIL_Write (EP1_IN, icc_reply, icc_tx_size);
433   SetEPTxValid (ENDP1);
434 #ifdef DEBUG_MORE
435   DEBUG_INFO ("DATA\r\n");
436 #endif
437 }
438
439
440 static void
441 icc_send_params (void)
442 {
443   icc_buffer[0] = ICC_PARAMS_RET;
444   icc_buffer[1] = 0x07; /* Length = 0x00000007 */
445   icc_buffer[2] = 0;
446   icc_buffer[3] = 0;
447   icc_buffer[4] = 0;
448   icc_buffer[5] = 0x00; /* Slot */
449   icc_buffer[ICC_MSG_SEQ_OFFSET] = icc_seq;
450   icc_buffer[ICC_MSG_STATUS_OFFSET] = 0;
451   icc_buffer[ICC_MSG_ERROR_OFFSET] = 0;
452   icc_buffer[ICC_MSG_CHAIN_OFFSET] = 0x01;  /* ProtocolNum: T=1 */
453   icc_buffer[ICC_MSG_DATA_OFFSET] = 0x11;   /* bmFindexDindex */
454   icc_buffer[ICC_MSG_DATA_OFFSET+1] = 0x11; /* bmTCCKST1 */
455   icc_buffer[ICC_MSG_DATA_OFFSET+2] = 0xFE; /* bGuardTimeT1 */
456   icc_buffer[ICC_MSG_DATA_OFFSET+3] = 0x55; /* bmWaitingIntegersT1 */
457   icc_buffer[ICC_MSG_DATA_OFFSET+4] = 0x03; /* bClockStop */
458   icc_buffer[ICC_MSG_DATA_OFFSET+5] = 0xFE; /* bIFSC */
459   icc_buffer[ICC_MSG_DATA_OFFSET+6] = 0;    /* bNadValue */
460
461   icc_next_p = NULL;    /* This is a single transaction Bulk-IN */
462   icc_tx_size = ICC_MSG_HEADER_SIZE + 7;
463   USB_SIL_Write (EP1_IN, icc_buffer, icc_tx_size);
464   SetEPTxValid (ENDP1);
465 #ifdef DEBUG_MORE
466   DEBUG_INFO ("DATA\r\n");
467 #endif
468 }
469
470 static enum icc_state
471 icc_handle_data (void)
472 {
473   enum icc_state next_state = icc_state;
474   struct icc_header *icc_header;
475
476   if (icc_chain_p)
477     icc_header = (struct icc_header *)icc_chain_p;
478   else
479     icc_header = (struct icc_header *)icc_buffer;
480
481   switch (icc_state)
482     {
483     case ICC_STATE_START:
484       if (icc_header->msg_type == ICC_POWER_ON)
485         next_state = icc_power_on ();
486       else if (icc_header->msg_type == ICC_POWER_OFF)
487         next_state = icc_power_off ();
488       else if (icc_header->msg_type == ICC_SLOT_STATUS)
489         icc_send_status ();
490       else
491         {
492           DEBUG_INFO ("ERR01\r\n");
493           icc_error (ICC_OFFSET_CMD_NOT_SUPPORTED);
494         }
495       break;
496     case ICC_STATE_WAIT:
497       if (icc_header->msg_type == ICC_POWER_ON)
498         /* Not in the spec., but pcscd/libccid */
499         next_state = icc_power_on ();
500       else if (icc_header->msg_type == ICC_POWER_OFF)
501         next_state = icc_power_off ();
502       else if (icc_header->msg_type == ICC_SLOT_STATUS)
503         icc_send_status ();
504       else if (icc_header->msg_type == ICC_XFR_BLOCK)
505         {
506           if (icc_header->param == 0)
507             {                   /* Give this message to GPG thread */
508               chEvtSignal (gpg_thread, (eventmask_t)1);
509               next_state = ICC_STATE_EXECUTE;
510             }
511           else if (icc_header->param == 1)
512             {
513               icc_chain_p = icc_next_p;
514               icc_send_data_block (0, 0x10);
515               next_state = ICC_STATE_RECEIVE;
516             }
517           else
518             {
519               DEBUG_INFO ("ERR02\r\n");
520               icc_error (ICC_OFFSET_PARAM);
521             }
522         }
523       else if (icc_header->msg_type == ICC_SET_PARAMS
524                || icc_header->msg_type == ICC_GET_PARAMS)
525         icc_send_params ();
526       else
527         {
528           DEBUG_INFO ("ERR03\r\n");
529           DEBUG_BYTE (icc_header->msg_type);
530           icc_error (ICC_OFFSET_CMD_NOT_SUPPORTED);
531         }
532       break;
533     case ICC_STATE_RECEIVE:
534       if (icc_header->msg_type == ICC_POWER_OFF)
535         {
536           icc_chain_p = NULL;
537           next_state = icc_power_off ();
538         }
539       else if (icc_header->msg_type == ICC_SLOT_STATUS)
540         icc_send_status ();
541       else if (icc_header->msg_type == ICC_XFR_BLOCK)
542         {
543           if (icc_header->param == 2) /* Got the final block */
544             {                   /* Give this message to GPG thread */
545               int len = icc_next_p - icc_chain_p - ICC_MSG_HEADER_SIZE;
546
547               memmove (icc_chain_p, icc_chain_p + ICC_MSG_HEADER_SIZE, len);
548               icc_next_p -= ICC_MSG_HEADER_SIZE;
549               icc_data_size = icc_next_p - icc_buffer - ICC_MSG_HEADER_SIZE;
550               icc_chain_p = NULL;
551               next_state = ICC_STATE_EXECUTE;
552               chEvtSignal (gpg_thread, (eventmask_t)1);
553             }
554           else                  /* icc_header->param == 3 is not supported. */
555             {
556               DEBUG_INFO ("ERR08\r\n");
557               icc_error (ICC_OFFSET_PARAM);
558             }
559         }
560       else
561         {
562           DEBUG_INFO ("ERR05\r\n");
563           DEBUG_BYTE (icc_header->msg_type);
564           icc_chain_p = NULL;
565           icc_error (ICC_OFFSET_CMD_NOT_SUPPORTED);
566           next_state = ICC_STATE_WAIT;
567         }
568       break;
569     case ICC_STATE_EXECUTE:
570       if (icc_header->msg_type == ICC_POWER_OFF)
571         next_state = icc_power_off ();
572       else if (icc_header->msg_type == ICC_SLOT_STATUS)
573         icc_send_status ();
574       else
575         {
576           DEBUG_INFO ("ERR04\r\n");
577           DEBUG_BYTE (icc_header->msg_type);
578           icc_error (ICC_OFFSET_CMD_NOT_SUPPORTED);
579         }
580       break;
581     default:
582       next_state = ICC_STATE_START;
583       DEBUG_INFO ("ERR10\r\n");
584       break;
585     }
586
587   return next_state;
588 }
589
590 static enum icc_state
591 icc_handle_timeout (void)
592 {
593   enum icc_state next_state = icc_state;
594
595   switch (icc_state)
596     {
597     case ICC_STATE_EXECUTE:
598       icc_send_data_block (ICC_CMD_STATUS_TIMEEXT, 0);
599       break;
600     default:
601       break;
602     }
603
604   return next_state;
605 }
606
607 #define USB_ICC_TIMEOUT MS2ST(1950)
608
609 msg_t
610 USBthread (void *arg)
611 {
612   (void)arg;
613
614   icc_thread = chThdSelf ();
615   chEvtClear (ALL_EVENTS);
616
617   icc_state = ICC_STATE_START;
618
619   icc_prepare_receive (0);
620   while (1)
621     {
622       eventmask_t m;
623
624       m = chEvtWaitOneTimeout (ALL_EVENTS, USB_ICC_TIMEOUT);
625
626       if (m == EV_RX_DATA_READY)
627         icc_state = icc_handle_data ();
628       else if (m == EV_EXEC_FINISHED)
629         {
630           if (icc_state == ICC_STATE_EXECUTE)
631             {
632               icc_send_data_block_filling_header (res_APDU_size);
633               icc_state = ICC_STATE_WAIT;
634             }
635           else
636             {                   /* XXX: error */
637               DEBUG_INFO ("ERR07\r\n");
638             }
639         }
640       else if (m == EV_TX_FINISHED)
641         {
642           if (icc_state == ICC_STATE_START || icc_state == ICC_STATE_WAIT)
643             icc_prepare_receive (0);
644           else if (icc_state == ICC_STATE_RECEIVE)
645             icc_prepare_receive (1);
646         }
647       else                      /* Timeout */
648         icc_state = icc_handle_timeout ();
649     }
650
651   return 0;
652 }