update regnual
authorNIIBE Yutaka <gniibe@fsij.org>
Tue, 22 May 2012 01:44:37 +0000 (10:44 +0900)
committerNIIBE Yutaka <gniibe@fsij.org>
Tue, 22 May 2012 01:44:37 +0000 (10:44 +0900)
regnual/regnual.c
regnual/sys-stbee.h [new file with mode: 0644]
regnual/sys.c [new file with mode: 0644]
regnual/types.h [new file with mode: 0644]

index 9f1d3f8..b6707e5 100644 (file)
@@ -25,7 +25,7 @@
  * ReGNUal
  */
 
-#include "ch.h"
+#include "types.h"
 #include "usb_lld.h"
 
 extern void set_led (int);
@@ -100,13 +100,6 @@ const struct Descriptor String_Descriptors[] = {
 
 #define NUM_STRING_DESC (sizeof (String_Descriptors)/sizeof (struct Descriptor))
 
-static void
-regnual_device_init (void)
-{
-  usb_lld_set_configuration (0);
-  USB_Cable_Config (1);
-}
-
 static void
 regnual_device_reset (void)
 {
@@ -252,7 +245,6 @@ static int regnual_interface (uint8_t cmd, uint16_t interface, uint16_t alt)
 }
 
 const struct usb_device_method Device_Method = {
-  regnual_device_init,
   regnual_device_reset,
   regnual_ctrl_write_finish,
   regnual_setup,
@@ -261,6 +253,16 @@ const struct usb_device_method Device_Method = {
   regnual_interface,
 };
 
+static void wait (int count)
+{
+  int i;
+
+  for (i = 0; i < count; i++)
+    asm volatile ("" : : "r" (i) : "memory");
+}
+
+#define WAIT 2400000
+
 int
 main (int argc, char *argv[])
 {
@@ -273,8 +275,8 @@ main (int argc, char *argv[])
   while (1)
     {
       set_led (1);
-      chThdSleep (MS2ST (200));
+      wait (WAIT);
       set_led (0);
-      chThdSleep (MS2ST (200));
+      wait (WAIT);
     }
 }
diff --git a/regnual/sys-stbee.h b/regnual/sys-stbee.h
new file mode 100644 (file)
index 0000000..e164790
--- /dev/null
@@ -0,0 +1,16 @@
+/*
+ * system settings.
+ */
+#define STM32_PLLXTPRE                 STM32_PLLXTPRE_DIV1
+#define STM32_PLLMUL_VALUE             6
+#define STM32_HSECLK                   12000000
+
+#define GPIO_USB_CLEAR_TO_ENABLE       3
+#define GPIO_LED_CLEAR_TO_EMIT         4
+
+#define VAL_GPIO_ODR            0xFFFFFFFF
+#define VAL_GPIO_CRH            0x88888888      /* PD15...PD8 */
+#define VAL_GPIO_CRL            0x88862888      /*  PD7...PD0 */
+
+#define GPIO_USB_BASE  GPIOD_BASE
+#define GPIO_LED_BASE  GPIOD_BASE
diff --git a/regnual/sys.c b/regnual/sys.c
new file mode 100644 (file)
index 0000000..ad7745b
--- /dev/null
@@ -0,0 +1,310 @@
+#include "types.h"
+#include "sys.h"
+
+#define STM32_SW_PLL           (2 << 0)
+#define STM32_PLLSRC_HSE       (1 << 16)
+
+#define STM32_PLLXTPRE_DIV1    (0 << 17)
+#define STM32_PLLXTPRE_DIV2    (1 << 17)
+
+#define STM32_HPRE_DIV1                (0 << 4)
+
+#define STM32_PPRE1_DIV2       (4 << 8)
+
+#define STM32_PPRE2_DIV2       (4 << 11)
+
+#define STM32_ADCPRE_DIV4      (1 << 14)
+
+#define STM32_MCO_NOCLOCK      (0 << 24)
+
+#define STM32_SW               STM32_SW_PLL
+#define STM32_PLLSRC           STM32_PLLSRC_HSE
+#define STM32_HPRE             STM32_HPRE_DIV1
+#define STM32_PPRE1            STM32_PPRE1_DIV2
+#define STM32_PPRE2            STM32_PPRE2_DIV2
+#define STM32_ADCPRE           STM32_ADCPRE_DIV4
+#define STM32_MCO              STM32_MCO_NOCLOCK
+
+#define STM32_PLLCLKIN         (STM32_HSECLK / 1)
+#define STM32_PLLMUL           ((STM32_PLLMUL_VALUE - 2) << 18)
+#define STM32_PLLCLKOUT                (STM32_PLLCLKIN * STM32_PLLMUL_VALUE)
+#define STM32_SYSCLK           STM32_PLLCLKOUT
+#define STM32_HCLK             (STM32_SYSCLK / 1)
+
+#define STM32_FLASHBITS                0x00000012
+
+struct NVIC {
+  uint32_t ISER[8];
+  uint32_t unused1[24];
+  uint32_t ICER[8];
+  uint32_t unused2[24];
+  uint32_t ISPR[8];
+  uint32_t unused3[24];
+  uint32_t ICPR[8];
+  uint32_t unused4[24];
+  uint32_t IABR[8];
+  uint32_t unused5[56];
+  uint32_t IPR[60];
+};
+
+#define NVICBase       ((struct NVIC *)0xE000E100)
+#define NVIC_ISER(n)   (NVICBase->ISER[n])
+#define NVIC_ICPR(n)   (NVICBase->ICPR[n])
+#define NVIC_IPR(n)    (NVICBase->IPR[n])
+
+static void NVICEnableVector (uint32_t n, uint32_t prio)
+{
+  unsigned int sh = (n & 3) << 3;
+
+  NVIC_IPR (n >> 2) = (NVIC_IPR(n >> 2) & ~(0xFF << sh)) | (prio << sh);
+  NVIC_ICPR (n >> 5) = 1 << (n & 0x1F);
+  NVIC_ISER (n >> 5) = 1 << (n & 0x1F);
+}
+
+
+#define PERIPH_BASE    0x40000000
+#define APB2PERIPH_BASE        (PERIPH_BASE + 0x10000)
+#define AHBPERIPH_BASE (PERIPH_BASE + 0x20000)
+
+struct RCC {
+  __IO uint32_t CR;
+  __IO uint32_t CFGR;
+  __IO uint32_t CIR;
+  __IO uint32_t APB2RSTR;
+  __IO uint32_t APB1RSTR;
+  __IO uint32_t AHBENR;
+  __IO uint32_t APB2ENR;
+  __IO uint32_t APB1ENR;
+  __IO uint32_t BDCR;
+  __IO uint32_t CSR;
+};
+
+#define RCC_BASE               (AHBPERIPH_BASE + 0x1000)
+#define RCC                    ((struct RCC *)RCC_BASE)
+
+#define RCC_APB1ENR_USBEN      0x00800000
+#define RCC_APB1RSTR_USBRST    0x00800000
+
+#define RCC_CR_HSION           0x00000001
+#define RCC_CR_HSIRDY          0x00000002
+#define RCC_CR_HSITRIM         0x000000F8
+#define RCC_CR_HSEON           0x00010000
+#define RCC_CR_HSERDY          0x00020000
+#define RCC_CR_PLLON           0x01000000
+#define RCC_CR_PLLRDY          0x02000000
+
+#define RCC_CFGR_SWS           0x0000000C
+#define RCC_CFGR_SWS_HSI       0x00000000
+
+struct FLASH {
+  __IO uint32_t ACR;
+  __IO uint32_t KEYR;
+  __IO uint32_t OPTKEYR;
+  __IO uint32_t SR;
+  __IO uint32_t CR;
+  __IO uint32_t AR;
+  __IO uint32_t RESERVED;
+  __IO uint32_t OBR;
+  __IO uint32_t WRPR;
+};
+
+#define FLASH_R_BASE   (AHBPERIPH_BASE + 0x2000)
+#define FLASH          ((struct FLASH *) FLASH_R_BASE)
+
+static __attribute__ ((used))
+void clock_init (void)
+{
+  /* HSI setup */
+  RCC->CR |= RCC_CR_HSION;
+  while (!(RCC->CR & RCC_CR_HSIRDY))
+    ;
+  RCC->CR &= RCC_CR_HSITRIM | RCC_CR_HSION;
+  RCC->CFGR = 0;
+  while ((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_HSI)
+    ;
+
+  /* HSE setup */
+  RCC->CR |= RCC_CR_HSEON;
+  while (!(RCC->CR & RCC_CR_HSERDY))
+    ;
+
+  /* PLL setup */
+  RCC->CFGR |= STM32_PLLMUL | STM32_PLLXTPRE | STM32_PLLSRC;
+  RCC->CR   |= RCC_CR_PLLON;
+  while (!(RCC->CR & RCC_CR_PLLRDY))
+    ;
+
+  /* Clock settings */
+  RCC->CFGR = STM32_MCO | STM32_PLLMUL | STM32_PLLXTPRE | STM32_PLLSRC |
+              STM32_ADCPRE | STM32_PPRE2 | STM32_PPRE1 | STM32_HPRE;
+
+  /* Flash setup */
+  FLASH->ACR = STM32_FLASHBITS;
+
+  /* Switching on the configured clock source. */
+  RCC->CFGR |= STM32_SW;
+  while ((RCC->CFGR & RCC_CFGR_SWS) != (STM32_SW << 2))
+    ;
+}
+
+#define RCC_APB2ENR_IOPAEN     0x00000004
+#define RCC_APB2RSTR_IOPARST   0x00000004
+#define RCC_APB2ENR_IOPDEN     0x00000020
+#define RCC_APB2RSTR_IOPDRST   0x00000020
+
+#define VAL_GPIOAODR            0xFFFFFFFF
+#define VAL_GPIOACRH            0x88888888      /* PA15...PA8 */
+#define VAL_GPIOACRL            0x88888884      /*  PA7...PA0 */
+
+struct GPIO {
+  __IO uint32_t CRL;
+  __IO uint32_t CRH;
+  __IO uint32_t IDR;
+  __IO uint32_t ODR;
+  __IO uint32_t BSRR;
+  __IO uint32_t BRR;
+  __IO uint32_t LCKR;
+};
+
+#define GPIOA_BASE     (APB2PERIPH_BASE + 0x0800)
+#define GPIOA          ((struct GPIO *) GPIOA_BASE)
+#define GPIOB_BASE     (APB2PERIPH_BASE + 0x0C00)
+#define GPIOB          ((struct GPIO *) GPIOB_BASE)
+#define GPIOC_BASE     (APB2PERIPH_BASE + 0x1000)
+#define GPIOC          ((struct GPIO *) GPIOC_BASE)
+#define GPIOD_BASE     (APB2PERIPH_BASE + 0x1400)
+#define GPIOD          ((struct GPIO *) GPIOD_BASE)
+#define GPIOE_BASE     (APB2PERIPH_BASE + 0x1800)
+#define GPIOE          ((struct GPIO *) GPIOE_BASE)
+
+#define GPIO_USB       ((struct GPIO *) GPIO_USB_BASE)
+#define GPIO_LED       ((struct GPIO *) GPIO_LED_BASE)
+
+static __attribute__ ((used))
+void gpio_init (void)
+{
+  /* Enable GPIOD clock. */
+  RCC->APB2ENR |= RCC_APB2ENR_IOPDEN;
+  RCC->APB2RSTR = RCC_APB2RSTR_IOPDRST;
+  RCC->APB2RSTR = 0;
+
+  GPIO_USB->ODR = VAL_GPIO_ODR;
+  GPIO_USB->CRH = VAL_GPIO_CRH;
+  GPIO_USB->CRL = VAL_GPIO_CRL;
+
+#if GPIO_USB_BASE != GPIO_LED_BASE
+  GPIO_LED->ODR = VAL_GPIO_LED_ODR;
+  GPIO_LED->CRH = VAL_GPIO_LED_CRH;
+  GPIO_LED->CRL = VAL_GPIO_LED_CRL;
+#endif
+}
+
+static void
+usb_cable_config (int on)
+{
+#if defined(GPIO_USB_CLEAR_TO_ENABLE)
+  if (on)
+    GPIO_USB->BRR = (1 << GPIO_USB_CLEAR_TO_ENABLE);
+  else
+    GPIO_USB->BSRR = (1 << GPIO_USB_CLEAR_TO_ENABLE);
+#endif
+}
+
+void
+set_led (int on)
+{
+#if defined(GPIO_LED_CLEAR_TO_EMIT)
+  if (on)
+    GPIO_LED->BRR = (1 << GPIO_LED_CLEAR_TO_EMIT);
+  else
+    GPIO_LED->BSRR = (1 << GPIO_LED_CLEAR_TO_EMIT);
+#endif
+}
+
+
+#define USB_IRQ 20
+#define USB_IRQ_PRIORITY ((11) << 4)
+
+void usb_lld_sys_init (void)
+{
+  RCC->APB1ENR |= RCC_APB1ENR_USBEN;
+  NVICEnableVector (USB_IRQ, USB_IRQ_PRIORITY);
+  RCC->APB1RSTR = RCC_APB1RSTR_USBRST;
+  RCC->APB1RSTR = 0;
+  usb_cable_config (1);
+}
+
+void usb_lld_sys_shutdown (void)
+{
+  RCC->APB1ENR &= ~RCC_APB1ENR_USBEN;
+}
+
+
+static void fatal (void)
+{
+  for (;;);
+}
+
+static void none (void)
+{
+}
+
+static __attribute__ ((naked))
+void reset (void)
+{
+  asm volatile ("cpsid i\n\t"  /* Mask all interrupts */
+               "ldr    r0, =__ram_end__\n\t"
+               "msr    MSP, r0\n\t" /* Main (interrupt handler) stack */
+               "ldr    r1, =__main_stack_size__\n\t"
+               "subs   r0, r0, r1\n\t"
+               "msr    PSP, r0\n\t" /* Process (main routine) stack */
+               "bl     clock_init\n\t"
+               "movs   r0, #0\n\t"
+               "ldr    r1, =_bss_start\n\t"
+               "ldr    r2, =_bss_start\n"
+       "0:\n\t"
+               "cmp    r1, r2\n\t"
+               "bge    1f\n\t"
+               "str    r0, [r1]\n\t"
+               "adds   r1, r1, #4\n\t"
+               "b      0b\n"
+       "1:\n\t"
+               "movs   r0, #2\n\t" /* Switch to PSP */
+               "msr    CONTROL, r0\n\t"
+               "isb\n\t"
+               "bl     gpio_init\n\t"
+               "movs   r0, #0\n\t"
+               "msr    BASEPRI, r0\n\t" /* Enable interrupts */
+               "cpsie  i\n\t"
+               "mov    r1, r0\n\t"
+               "bl     main\n"
+       "2:\n\t"
+               "b      2b\n"
+               : /* no output */ : /* no input */ : "memory");
+}
+
+typedef void (*handler)(void);
+extern uint8_t __ram_end__;
+extern void usb_interrupt_handler (void);
+
+handler vector_table[] __attribute__ ((section(".vectors"))) = {
+  (handler)&__ram_end__,
+  reset,
+  fatal,               /* nmi */
+  fatal,               /* hard fault */
+  /* 10 */
+  fatal,               /* mem manage */
+  fatal,               /* bus fault */
+  fatal,               /* usage fault */
+  none,
+  /* 20 */
+  none, none, none, none,  none, none, none, none,
+  /* 40 */
+  none, none, none, none,  none, none, none, none,
+  /* 60 */
+  none, none, none, none,  none, none, none, none,
+  /* 80 */
+  none, none, none, none,
+  /* 90 */
+  usb_interrupt_handler,
+};
diff --git a/regnual/types.h b/regnual/types.h
new file mode 100644 (file)
index 0000000..6b727bf
--- /dev/null
@@ -0,0 +1,10 @@
+typedef unsigned long size_t;
+
+typedef unsigned char uint8_t;
+typedef unsigned short uint16_t;
+typedef unsigned int uint32_t;
+
+#define TRUE  1
+#define FALSE 0
+
+#define     __IO    volatile